Таймер Советский патент 1983 года по МПК G06F1/04 

Изобретение огносигск к aBrorviainiKe и Бычисяигелыой технике и можег быть использовано в управлякшто; вычиспигель ных машинах и системах. Известно устройство для измерения временных интервалов, содержащее генера тор тактовых имп 7шсов и счетчик. Начал ное состояние счетчт11Ш эвдаегся извне, а сигнал переполнения является сигнелоы окончания временного интервала |ц1. Недостатком данного устройства является его сложность, возникаюдая при необходикгосги одновременного отсчета нескольких временных интервалов, гак как Б этом спучав т;гройство должно содержать такое же количество счетчиков, ЯВЛЯКЗЩИХСЯ относительно СЛОЖНЬ1 ГИ узпами, обладающими значительным энерг потреблением. Наиболее близким по г-ехиической сущ кости к предлагаемому является геймер, содерхсавлий счетчгик ситгхроимпульсов, бло таймерной памяти и блок развертки содер жимого блока таймерной памяти, первый Выход которого соедтгнен с адресным sco дом блоке таймерной памяти и является первым выходом 2 J . К недостаткам йавесгного таймера такж относятся больигее атшарагурные загрьгынр значительных разбрсеах величян отсчигыBaeMjJx BpQMeHiGJx интервалов. Например, если Hj-wHo имегь отметки 1ОО си 100 МКС с гочносгью 1%, то частота генератора временных импульсов должна быть не менее 1/(100 мкс - 0,01) 1 МкГи,причем память должна успевать разворачиваться меясду двумя времешгыми KfvmynbcaiviH. Для отсчета 100 с счегчих и таймерная должны иметь 27 разрядов (227-й100 с -10 ), в тс время как для отсчета 10О микросекутаднык и секуз-хггкьж импузиьсов с гочйостью 1% достаточно 7 разрядов. Цель изобретения -- уменьшение ап- паратурккк затрат кз cxcNmKt таймер при широком диапазоне отсчитьгааемых интервалов времени. Поставленная цель достигается гем, что таймер, содержащий счетчик скнхроим пульсов памяти и блок развертки содержи элтэго блока таймерной памяти, первый выход которого соединен с адресным входом блока .таймерной памнгя и явпяется первым выходом railNrepaj снабжен комму татором, причем второй и третей вьосоды блока развертки содержимого блока гаймерной пЕмягк соединены с управляющим входами чтения и записи блоков таймерно памяти соответственко, первый вход KDMмутатора соединен с перил выходом блока таймерной памяти, а вторые входыявляются входами таймера, выкод коммутато ра соединен с первым входом счетчика синхроимп 71ЬсоЕ, второй ВХОД И первый выход которого соединень соответственно с вторым выходом и )ормационным входом блока таймерной памяти, а второй выход явяяется втopы I ш ходом таймера. Кроме того блок развертки содержимого блока тaй epнoй памяти содержит первый и второй элементы задержкя, счегчик импульсов развертггй и генератор тактоШэК импульсов, выход которого гое.цинен с входом счетчика и выходом первого элемента зайаржкк. выходы Еоторых являюгся соответственно первьгм к вторым выходами бяока развертки, шлход первого элемента, задержки соединен с вхо.аом второго элемента задержки, выход которого является третьим выходом блока развертки. Введение коммутатора позволяет уменьшить аппаратурные затраты на таймер при огсчет.е временных интервалов, значительно от-ггичакядихся друг от друга, так как при этом для отсчета каждого временtioro интервала выбирается наиболее удобная частота. Например, 100 мкс целесообразно отсчигьтать микросекундными импу тьсами, а 10О с - секундными. При этом в каждой ячейке блока таймерной памят кроме информации о величине вре-менного интервала хранится признак часго1ът, с которой работает данная ячейка. В соответствии с эгим признаком изменеfnw в ячейку, отсчитывающую 1ОО мкс, вносятся мнкросекундными импульсами, а на ячей.ку, отрабатывакзлую 100-секундкый ,гатервал, действуют секундные импульсы. Это позволяет существенно Змекьцшгь разрядность ячеек блока теймерноЯ памяти и счетчи1ш синхрои /(пу}1ьсэв. На чертеже представлена структурная схема предлагаемого таймера. Таймер содержит блок 1 таймерной памяти, блок 2 развертки содержимого блока таймерной памяти, счетчик 3 синхроимпульсов, ком лутатор 4, генератор 5 тактоиых импульсов, счетчик 6 и шупьоов развертки, элементы 7 и 8 задержки, элементы И9-1-9-П, элемент ИЛИ 10, выход 11, Игину 12, Еяод 13 к биоки 14 и 15 памяти. Елок Хгаймерной пш-шти (предназначен для хранения ии|)ормащш с длительности огсчнтываемызс временных, ингервадов и признаков частот-. Блок 1 таймерной лв мяти может быть реагтзован Б виде полупроводникового ОЗУ, имекшего адрес;г1лй вход, Еходы сгробов записи и считывания и информационные вход и выход. Так как в процессе функционирования признаковая часть каждой ячейки не доллша измени гься, сгроб записи подается только на информационное поле блока 1 таймерной памяти. Начальная запись в блок таймерной памяти может быть осуществлена различными способами либо введением дополнительного адресного выхода и входа строба записи, либо путем подключения внешнего адресного блока вместо имеющего блока 2 развертки памяти, как это сделано в, известном таймере, либо путем синхронизации записи в гаймерной памяти с блоком 2 развертки - (цепи начальной записи не показаны). Блок 2 развертки содержимого памяти предназначен для последовательного опрос блока 1 таймерной памяти и синхронизации процессов чтения записи. В состав блока 2 развертки исодят генератор 5 тактовых импульсов, счетчик 6 развертки импульсов и: элеменкъ 7 и 8 задержки. Частота генератора 5 должна обеспечивать полную развертку памяти за время действия одного временного импульса, поступившего навход 13 таймера. Элемент 7 задержки обеспечивает выдачу строба чтения после формирования очередного адреса на счетчик 6. Элемент 8 задержки обеспечивает выдачу строба записи после окончания счета на счетчт;ке 3. Счётчик 3 синхроимпульсов предназнач для приема информации из блока 1 таймерной памяти, прибавления единицы по сигналу от коммутатора 4 и передачи нового значения обратно в ячейку блока 1 таймерной памяти. Сигнал переполнения счетчика 3 синхроимпульсов, появившийся на выходе 3 1 таймера, свидетельствует об окончани отсчета заданного временного интервала. Коммутатор 4 предназначен для подк ключёнкя к счетному входу счетчика 3 синхро ашульсов одной из постзтшвщих на входы 13 таймера частот в соответствии с признаком частоты, выдаваекд 1м из блока 1 таймерной пемяти. Коммутатор 4 содерокит элементы И 9 и элемен ИЛИ 10. В данном случае каждая из вхо ных частот подключается к счетчику 3 синхроимпульсов единицей в одном из раэ рядов признаковой части ячеек бгюка 1 тайт-лерной памят. При большом копичесг ве таких частот коммутатор 4 может со держать дешифратор, вьосоды которого подсоедттены к вкодам элементов И 9. Длительность временных импульсов на входах 13 таймера должна быть равна времени полной развёртки блока 1 таймерной и синхронизирована с частотой генератора J5. Блок 1 таймерной памяти содержит блоки 14 и 15 памяти которые имеют адресные входы, информационные входы и выходы, управляющие входы стробов чтения и записи и выходы сигналов окончания чтения. Непосредственно для отсч&та временных интервалов блок 14 памяти имеет информационный выход, вход строба чтения и адресный вход. Блок 15 памяти имеет инфо| идционные вход и выход, входы стробов чтения и записи, адресный вход и выход сигнала окончания чтения, который с целью упрощения объединен с информационным выходом блока 15. Счетчик 3 синхроимпульсов предета&ляет собой двоичный счетчик, имеющий установочные входы из блока 1 таймерной памяти (из блока 15) сопровождаемые сипналом о энчания чтения информационный выход, соединенный с входом блока 15 памяти, вход соединенный с выходом коммутатора 4, и выход 11 переполнения. Таймер рабогает следумшим образом. В исходномсосгоянии в блок1таймернор памяти занесены коды дшолнення дпигепьностей временных интервалов, подлежащих отсчету {в блок 15) и коды частоты, с которой будет вьтол няться отсчег (в блок 14). Адрес очередной ячейки поступает в блок 1 таймерной памяти со счетчика 6. Строб чтения с элемента 7 задержки поступает на вход блоков 14 и 15 памяти. В результате из блока 14 на вход коммутатора 4 подается признак частоты и от- рьгоается один из элементов И 9. В счетчик. 3 синхроимпульсов по сигналу об окончании чтения из блока 1 5 записывается содержимое выбираемой ячейки памяти. Если на открытый элемент И 9 поступает временной импульс, то последний, пройдя через элемент ИЛИ 10, прибавляет единицу к содержимому счетчика 3. истечении времени, определяемого злементом 8 задержки, по стробу записи .содержимое счетчика 3 переписывается в блок S- Сигнал с генератора 5изменяет содержимое счетчика 6 и процесс повторяется, но со следукшей ячейкой: .

1.ТАЙМЕР, содержащий счетчик сшкроимпульсов, блок таймерной памяти и блок развертки содержимого блока таймерной памяти, первый выход которого соединен с адресным входом блока таймерной пакетти и является первым выходом таймера, отличающийся тем, что с целью уменьшения аппаратурных, затрат, он снабЬкен коммутатором, причем второй ч третий выходы блока резвертки содержимого блока таймерной памяти соединены с управпякацими Екодами чтения и записи блоков таймерной памяти соответственно, первый вход коммутатора соединен с первым выходом блока таймерной памяти, а вторые входы являются входами таймера, выход коммутатора соединен с первым входом счетчика синхроимпульсов, второй вход и первый выход которого соединен соответственно с вторым вьтходом и информационным входом блока таймерной памяти, а второй выход является вторым выходом таймера. 2. Таймер поп. 1,отпи чающийся тем, что, блок развертки содержимого блока таймерной памяти содержит первый и второй элементы задержки, счетчик импульсов развертки и генера тор тактошхк импульсов, выход которого соединен с входом счетчика и входом пер(Л вого элемента задержки, выходы которых являются соответственно первым и вторые выходами блока развертки, выход первого элемента задержки соединен с входом второго элемента задержки, выход которого является третьим выходом блока развертки. 00 00 :о оо