Устройство для приема и обработки информации в многорегистровых кодах Советский патент 1983 года по МПК G08C19/28 

импульсов, выход первого формирователя импульсов - f. единичным входом шестого триггера, прямой выход которого соединен через третий формирователь импульсов с входом э;1емента задержки, со сбросовым входом второго регистра и нулевым входом четвертого триггера, выход элемента задержки соединен с управляквдим входом блока пг1мяти, инверсный выход шестого триггера - с вторыми входами элементов И группы и с первым входом третьего элемента И, второй вход которого является третьим входом устройства, выход соединен с первым входом седьмого элемента ИЛИ, выход второго формирователя импульсов соединен с первым входом четвертого элемента И, второй вход которого соединен с пряNMM выходом восьмого триггера и

третьим входом второго элемента И,

выход седьмого элемента ИЛИ - с единичным входом седьмого триггера, нулевой вход которого соединен с выходом четвертого элемента И, прямой выход седьмого триггера соединён с третьим выходом устройства, инверсный выход - с четвертым входЬм второго элемента И, выход второго э 1емента ИЛИ - с сбросовым входом первого счетчи.ка, выходы которого соединены с входами второго дешифратора, выход второго .дешифратора - с единичным входом восьмого тригзгера/ инверсный выход которого соединен с третьими входами элементов И группы, выходы второго счетчика - с входами третьего дешифратора, выход которого соединен со вторым седьмого элемента ИЛИ, нулевым входом восьмого триггера и сбросовым входом второго счетчика.

УСТРОЙСТЮ ДЛЯ ПРИЕМА И ОБРАБОТКИ ИНФОРМАЦИИ В МНОГОРЕГИСТРОВЫХ КОДАХ, содержащее первый и второй.регистры, первый дешифратор, блок контроля по четности, первый элемент И и первый формирователь импульса, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены группа элементов И, блок памяти, элемент эадержки, элементы ИЛИ, второй, третий и четвертый элементы И, триггеры, элементы НЕ, второй и третий формиро ватели импульсов, счетчики, второй и третий дешифраторы, причем первые входы устройства соединены с входакш первого и второго элементов ИЛИ и с первыми входами соответствующих элементов И группы, выхода элементов И группы, кроме последнего, соединены соответственно с первыми входами первого регистра, выход последнего из элементов И группы соединен с первым входом третьего элёт мента ИЛИ, выход которого соединен с вторым входом первого регистра, / выходы первого регистра соединены с первым гшресным входом блока памяти и входами первого дешифратора, первый выход которого соединен не(посредственно с первыми входами первого счетчика, четвертого и пятого элементов ИЛИ и единичным входом первого -триггера и через первый элемент 1ГЕ - с первым входом первого элемента И, второй выход первого дешифратора соединен непосредственно с первым входом шестого элемента ИЛИ, вторым входом пятого элемента ИЛИ, единичным входом второго триггера и через второй элемент НЕ с вторым входом первого элемента И, третий выход первого дааифратора соединен непосредственно с вторыми входами .четвертого и шестого элементов ИЛИ и единичным входом треть. его триггера и через третий элемент НЕ - с третьим входом первого элемента И, пря№ле выходы триггеров о соединены с вторым адресным .входом ® блока памяти, выход которого подклю(Л чен к информационному входу второго регистра, выходы которого являются первыми выходами устройства и соединены с входами блока контроля по четности, выход которого соединен с единичным входом четвертого триггера и четвертым входом первого элемента И, прямой выход четвертого 4 триггера соединен со сбросовым входом первого регистра и нулевым СО входом шестого триггера, выход пер;о вого элемента И подключен к единичнсэму входу пятого триггера, нулевой СП вход которого является вторым входом устройства, прямой выход пятого триггера соединен с вторым выходом устройства и соединен со счетным входом второго счетчика, инверсный выход пятого триггера соединен с перщлм входом второго элемента И, четвертый выход первого дешифратора через четвертый элемент НЕ - с вторым входом второгЪ элемента И, выход которого соединен со вторым входом пер вого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход перво-. го элемента ИЛИ соединен с входами первого и второго формирователя

Изобретение относится к автоматике и телемеханике и может быть использовано для приема информации, передаваемой в многорегистровых кодах.

Известно устройство для ввода информации, содержащее регистр, элементы И и ИЛИ, генератор импульсов, дешифратор, триггеры, одновибраторы 1 .

Однако такое устройство обеспечивает приемы и обработку.информации только в беэрегистровых кодах и не может быть использовано при сопряжении с носителями информации в многорегистровых кодах, например, МТК-2,

что ограничивает его функциональные возможности и область использования.

Наиболее близким к изобретению по технической сущности является устройство для приема информации, содержащее блок контроля передачи, входы которого соединены с входами устройства, дешифратор, вход которого соединен с первым входом устройства, и через элемент И-НЕ с nepBHiyi входом элемента И, выход которого, соединен с первым входом формирователя импульсов , первый выход которого подключен к первому входу распределителя импульсов, второй вход которого соединенd-вторым входом устройства, второй вход устройства подключен к второму входу формирователя импульсов; второй выход которого соединен с первым выходом устройства, второй выход которого подключен к выходу блока контроля передачи, второй вход блока контроля передачи соединен с третьим входом уст5 ройства, выход - с первым элементом индикации,.выход дешифратора соедиI нен с первыми входами ti регистров, выходы которых подключены к другим элементам индикации, п-1 выходов

0 распределителя импульсов соединены с вторыми входами регистров, п-ный выход распределителя импульсов подключен к второму входу элемента И, выход которого соединен с

с вторым входом h-ro регистра C2j.

Однако известное устройство не обеспечивает- прием информации от источника fi многорегистрошлх кодах с преобразованием ее в безрегистровые

0 коды, необходимые для отображения

на экране индикатора, например при, ем символов в трехрегистровых кодах МТК-2 и преобразование их в символы по ГОСТ 13052-74 для отображе5 ния на экране ЭЛТ. Кроме того, известное .устройство не формирует видимые на экране индикатора разделительные участки (группы символов Пробел) между принимаемыми различ0 ными текстами, что затрудняет чтение и отделение принятых текстов друг от друга при отображении информации на экране индикатора, увеличивает время чтения и анализа полученс ной onepafTopOM информации.

Использование известного устройства для приема информации в многорегистровых кодах требует: применения дополнительных устройств- сопряжения и преобразования, которые включаются между источником информации, известным устройством и индикатором, что усложняет процесс приема информации и снижает н.еицежность все го комплекса устройства в целом. Цель изобретения - повышение быстродействия и надежности устройс ва путем обеспечения приема информации в многорегистровых кодаз ,, преобразования ее в безрегистрййые коды для отображения на экране инд катора с разделением принятых текс Iтов друг от друга группами символо Пробел. Поставленная цель достигается т что в устройство для приема и обработки информации в многорегистровых кодах, содержащее первый и второй регистры, первый дешифратор, блок контроля по четности, первый элемент И и первый формирователь импульса, введены группа элементо.вУИ блок памяти, элемент задержки, элег менты ИЛИ, второй, .третий и четвёртый элементы И, элементы НЕ, второй и третий формирователи импульсов, счетчики, второй и третий дешифраторы, причем первые входы устройства соединены с входами первого.и . второго элементов ИЛИ и с первыми входами соответствующих элементов И.группы, выходы элементов И группы кроме последнего соединены соответственно с первыми входами первого регистра, выход последнего из элементов И группы соединен с первым входом третьего элемента ИЛИ, вы- . ход которого соединен с вторим входом первого регистра, выходы первого регистра соединены с первым адресным Входом блока памяти и входами первого дешифратора, первый выход которого соединен непосредственно с первыми входами первого . счетчика, четвертого и пятого эле-t ментов ИЛИ и единичным входом первого триггера, и через первый элемент НЕ с первым входом первого элемента И, второй выход первого де шифратора соединен непосредственно с первым входом шестого элемента ИЛИ, вторым входом пятого элемента ИЛИ, единичным входом второго триггера и через второй элемент НЕ - с вторым входом первого элемента И, третий выход первого дешифратора со динен непосредственно с вторыми входами четвертого и шестого элементов ИЛИ и единичным входом треть его триггера и через третий элемент НЕ - с третьим входом первого элемента И, прямые входы триггеров соединены с вторым адресныги входом блока памяти, выход которого подключен к информационному входу Вт6t oro регистра, выходы которого явля ются первыми выходами устройства и соединены с входами блока контроля по четности, выход которого соединен с единичным входом четвертого триггера и четвертым входом первого элемента И, прямой выход четвертого триггера соединен со сбросовым вхо-. дом первого регистра и нулевым входом шестого триггера, выход первого элемента И подключен к единичному входу пятого триггера, нулевой вход которого является вторым входом устройства, прямой выход пятого.триггера соединен с вторым выходом устройства и соединен со счетным входом второго счетчика, инверсный выход пятого триггера соединен с первым входом второго элемента И, четвертый выход первого дешифратора через четвертый элемент НЕ - со вторым входом второго элемента И, выход которого соединён с вторым входом первого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход первого э лемента ИЛИ соединен с входами первого и второго формирователей импуль.сов, выход первого формирователя импульсов - с единичным входом шестого триггера, прямой выход которого соединен через третий формирователь и лпульсов, с входом элемента задержки, со сбросовым входом второ-. го регистра и нулевым входом четвертого триггера, выход элемента задержки соединен с управляющим входом блока памяти, инверсный выход шестого триггера - с вторыми входами элементов И группы и с первым входом третьего элемента И, второй вход которого является третьим входом устройства, выход с первым входом седьмого элемента ИЛИ, выход второго формирователя импульсов соединен с первым входом четвертого элемента И, второй вход которого соединен с прямЫм выходом восьмого триггера-и третьим входом второго элемента И, ,выход седьмого элемента ИЛИ соединен с единичным входом седьмого тригге;ра, нулевой вход которого соединен с выходом четвертого элемента И, , прямой выход седьмого триггера соединен с третьим выходом устройства, инверсный выход - с четвертым входом второго элемента И, выход второго элемента ИЛИ - с сбросовым входом первого счетчика, выходы которого соединены с входами второго дешифратора, выход второго дешифратора с единичным входом восьмого триггера инверсный выход которого соединен с третьими входами элементов И группы/ выходы второго счетчика - с входами третьего дешифратора выход которого соединен со вторым входом седьмого элемента ИЛИ, нулевым вхо-г дом восьмого триггера и сбросовым входом второго счетчика. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. схема блока контроля по четности. Устройство содержит (фиг. 1) пе вые входы Ij-1, группу 2 элементов И 3 , 3 и .3, первый регистр блок 5 памяти, второй регистр 6, первые выходы 7 устройства, третий элемент ИЛИ 8, первый дешифратор 9 шестой, четвертый и пятый элементы .ИЛИ 10-12 первый, второй и третий триггеры 13-15, элемент 16 задержк блок 17 контроля по четности, четвертый, триггер 18, первый элемент ИЛИ 19, третий, второй и первый элементы НЕ .20-22, первый элемент И 23, пятый триггер 24, второй выход 25 и второй вход 26 устройства первый формирователь 27 импульса п заданному фронту, второй формирова тель 28 импульса по переднему фрон ту, шестой триггер 29, т Зетий элемент И 30, четвертый элемент И 31, третий формирователь 32 импульса п переднему фронту, седьмой элемент ИЛИ 33, седьмой триггер 34 третий выход 35 устройства, третий вход 3 устройства, элемент ИЛИ 37, первый счетчик 38, второй дешифратор 39, второй счетчик 40, третий дешифраI тор 41, восьмой триггер 42, второй элемент И 43, четвертый элемент НЕ 44., . Блок контроля 17 по четности (фиг. 2) содержит элементы И 45, ИЛИ-НЕ 46, обеспечивающие подсчет четности (нечетности) с использованием прямого и инверсного кодов. Блок памяти выполнен в виде пос тоянного запоминающего устройства, например, типа сердечник - разряд с адресным принципом выборки информации, которая определяется прошивкой сердечников проводами. . Устройство работает следующим образом. По команде оператора Пуск на вход 36 устройства поступает сигнал который подается на второй вход эле мента И 30, на первый вход элемента И 30 подается высокий потенциал с инверсного выхода триггера 29, при этом элемент И 30 открывается и сигнал с его выхода через элемент ИЛИ 33 устанавливает в единичное состояние триггер 34, .с выхода кото рого по выходу 35 устройства выдает ся потенциальный сигнал запроса на источник информации. При наличии этого сигнала источник информации формирует сообщение в трехрегистровом коде МТК-2, который содержит три группы кодов символов и три. регистровых признака - Русский, Латинский, Цифра. Каждое сообщение состоит из последовательно поступающих параллельных кодов регистровых признаков и символов, причем коды регистровых признаков следуют непосредственно перед кода ми соответствующей группы символов или кодами одиночных символов. Каждый принимаемый код содержит шесть разрядов: пять информационных разрядов и один разряд синхронизации. При этом код регистрового признака Русский совпадает с кодом отсутствия информации и имеет следующий вид: значение пяти информационных разрядов - .логический О, значение разряда синхронизации Разряды входного логическая кода 1, 2, 4, 5 и разряд синхронизации .6 поступают в устройство по входам а разряд 3 - по входу Ig на соответствующие элементы из группы 2, подготовленные к открыванию, потенциальными сигналами с инверсных выходовтриггеров 29 и 42, на входам элементов ИЛИ 19 и 37. Через элементы И 3, 3, 3 и ИЛИ 8 входной код записывается в регистр 4. Элемент ИЛИ 19 фиксирует наличие логической 1 в любом из шести разрядов кода, т.е. обнаруживает поступление 3 устройство кодов символов или регистровых признаков элемент ИЛИ 37 обнаруживает поступление в устройство кодов, содержащих логическую 1 в любом из пяти информационных разрядов. С выходов регистра 4 код подается на первые адресные входы блока 5 памяти и входы дешифрато{Ь.а 9. Дешифратор 9 анализирует и декодирует только коды регистровых признаков и код символа Пробел. Сигнал на первом его выходе соответствует регистровому признаку Русский, .устанавливает в единичное состояние триггер 13 и через элементы ИЛИ 11 и 12 обнуляет триггеры 14 и 15. Сигнал на втором выходе дешифратора 9 соответствует регистровому признаку Латинский, устанавлив,ает в единичное состояние триггер 14 и обнуляет через элементы ИЛИ 10 и 12 триггеры 13 и 15. Сигнал на третьем вь1ходе дешифратора 9 соответствует егистровому признаку Цифра, устанавливает в единичное состояние триггер -15 и обнуляет через элементы ИЛИ 10 и 11 триггеры 13 и 14. Таим образом, код поступающего регистового признака декодируется дешифатором 9, запоминается на одном из риггеров 13-15 и хранится на нем о поступления кода следующего реистрового признака. Состояние разрядов регистра 4 и риггеров 13-15 определяет код пдеса на входах блока 5 памяти, с омощью которого обеспечивается пребразование символов из кодов МТК-2 символы в кодах ГОСТ. По каждому ходному адресу в блоке 5 памяти предварительно, записан код ГОСТ соо ветствующего символа. Коды регистро вых признаков МТК-2 не являются информационными , не отображаются на экране индикатора, поэтому они преобразуются с помощью блока 5 памяти в нулевой код. Считывание кодов ГОСТ из блока 5 памяти по данному адресу, определенному входным кодом МТК-2, производится следующим образом. . : При поступлении -и последующем сбрасывании каждого входного кода МТК-2 выдается и снимается сигнал на ваходе элемента ИЛИ 19. При .этом формирователь 28 формирует импульс по переднему фронту входной информа ции, который подается на элемент И 3 Однако последний остается закрытым, так как триггер 42 находится в нулевом состоянии. При сбрасывании входного кода МТК-2 формирователь 2 формирует импульс по заднему фронту информации, который устанавливает триггер 29 в единичное состояние. Триггер 29 фиксирует момент сброса входного кода и закрывает элементы ИЗ. Сигнал с прямого выхода триггера 29 поступает на формирователь 32, импульс с выхода которого подтверждает (устанавливает) нулевое положение триггера 18 и через элемент 16 задержки подается на вход считывания блока 5 п&мяти. Так как на адресных входах блока па мяти установлен адрес, соответствую щий входному коду МТК-2, то из блока памяти по этому адресу считывается код ГОСТ соответствующего символа. С выходов блока 5 памяти код ГОСТ записывается в выходной регистр б, с выходов которого подается на выходы 7 устройства и блок 17 контроля по четности. В блоке 17 считанный код ГОСТ проверяется по четности и при правильной чётности сигнал с выхода блока 17 устанавливает в единичное состояние триггер. 18, который фиксирует наличие правильной информации в регистре 6. Триггер 18 устанавливает в нулевое положение регистр 4 и триггер 29. Кроме того, сигнал с выхода блока 17 подается на четвертый вход элемента И 23, на другие входы кото рого через элементы НЕ 20-22 поступают сигналы с выходов дешифратора 9. В случае, если на входы 1|-1 устройства поступает код регистрово го признака, который преобразуется в блоке 5 памяти в нулевой код и на экране не отображается, то соответствующий декодированный сигнал с выхода дешифратора 9 через соответс вующие элементы НЕ 20-22 закрывает элемент И 23. В случае, если на вхо ды 1(-1 устройства поступает код МТК-2 символа, который в блоке 5 памяти преобразуется в соответствующий символ в коде ГОСТ, на выходах дешифратора 9 сигналь. отсутствуют и элемент И 23 открывается сигналом с выхода блока 17 контроля по четности. Сигнал,с выхода элемента И 23 устанавливает в единичное состояние триггер 24. Единичное состояние триггера 24 свидетельствует о том, что в регистре б находится код си-мвола, который должен приниматься внешним устройством для отображ.ения на экране индикатора. Соответствующий сигнал с прямого выхода триггера 24 подается по выходу 25 на внешнее устройство., которое по этому сигналу принимает код с выходов 7 регистра 6. Одновременно сигнал с выхода триггера 24 подается на счетчик 40, который подсчитывает число символов, выданных| во внешнее устройство. После приема с выходов регистра б кода символа в ГОСТ внешнее устройство выдает ответный сигнал о приеме информ ции, который поступает по входу 26 и сбрасывает в нулевое состояние триггер 24. Устройство возвращается в исходное состояние и принимает по входам 1 следующий код МТК-2 сообщения. После приема и преобразования всех кодов данного сообщения на входы . устройства поступает последовательно группа кодов регистрового признака Русский, содержащего логическую 1 только в разряде синхронизации. Эта группа .соответст-. вует разделительному участку между сообщениями. Число кодов в этой группе произвольное, ноне менее заданного П, Эти коды аналогично записываются в регистр 4 и декодируются дешифратором 9, который формирует сигналы на своем первом выходе. Указанные сигналы подсчитываются счетчиком 38. В случае, когда коды регистрового признака Русский не являются разделительными между сообщениями, т.е. их число в группе равно 1 или меньше заданного П, следующий за регистровым признаком код символа через элемент ИЛИ 37 обнуляет.счетчик 38, В случае, когда число сигналов, принятых сметчиком 38, равно заданному П, на выходе дешифратора 39 формируется сигнал, который устанавливает р единичное Состояние триггер 42, Триггер 42 снимает сигна.п разреше«ия с входов элементов R 3 и запрещает этим запись очередного кода информации в регистр 4 с входов l|-lg устройства. Кроме того, триггер 42 подготавливает к открыванию элементы И 43 и 31, Коды регистровых признаков Русский разделительного участка.

как описано выше, преобразуются в блоке памяти 5 в рулевой код, при этом триггер 24 остается во время приема и преобраз-овани,я этих кодов в нулевом положении, вследствие чег внешнее устройство не принимает для отображения информацию с выходных шин 7. После приема и преобразовани заданного числа П. кодов регистровых признаков Русский разделительного участка, по выходам в устройс во поступает следующий код, который через элемент ИЛИ 19 и формирова. тель 28 импульса по переднему фронту отказывает элемент И 31, подготовленный к открыванию триггером 42. Сигнал с выхода элемента И 31 устанавливает в нулевое положение триггер 34, который снимает сигнал запроса информации с выхода 35 устройства, внешнее устройство удерживает на входах очередной код до следующего выставления сигнала запроса информации. При этом на все входы элемента И 43 подаются потенциальные сигналы: с выхода элемента НЕ 44, с прямого выхода триггеipa.42, с инверсных выходов триггеров 24 и 34. Элемент И 43 открывается и сигнал с его выхода подается на вход элемента ИЛИ 8.

Элемент ИЛИ 8 обеспечивает формирование логической 1 в третьем разряде кода МТК-2, что соответствует при логических О в остальных разрядах коду символа Пробел. Сигнал с выхода элемента 8 посту пает на вход третьего разрядарегистра 5,который фиксирует код символа Пробел в МТК-2. Указанный код декодируется дешифратором 9, с четвертого выхода которого выдается сигнал Пробел, закрывающий через элемент НЕ 44 элемент И 43, при этом снимается сигнал с выхода элемента ИЛИ 19 Формирователь 27 формирует импульс по заднему фронту информации и списанный процесс повторяется.

При этом из блока 5 памяти в регистр 6 считывается символ Пробел в коде ГОСТ, который отображается

на экране индикатора. После приема этого кода внешним устройством сбрасываются триггер 24, регистр 4, снимается, сигнал с четвертого выхода дешифратора 9, снова открывается элемент НЕ 44 и на все входы элемента И 43 подаются потенциальные сигналы. На выходе элемента И 43 формируется сигнал и процесс -повторяется, т.е. происходит периодическое формирование и вьшача во внешнее устройство группы символов Пробел в ГОСТ, обеспечивающих визуальное разделение принимаемых сообщений. Число выдаваемых во внешнее устройство символов подсчитывается счетчиком 40. В случае, когда число принятых внешним устройством символов равно заданному, например равно числу символов в стрке индикатора, формируется сигнал на выходе дешифратора 41. Этот сигнал устанавливает . в нулевое положение счетчик 40, триггер 42 и в единичное состояние триггер 34. Триггер 42 закрывает элемент И 43 и выдача символов Пробел прекращается. Кроме того, триггер 42 разрешае запись кода, удерживаемого на входах l;j -Ig внешним устройством Через элементы И 43 в регистр 4. Т{эиггер 34 выставляет по. выходу 35 сигнал запроса информации во внешнее устройство, которое сбрасывает код МТК-2 символа следующего сообщения с шин 1, при этом формирователь 27 импульса по заднему -фронту формирует импульс, обеспечивающий счутывание соответствующего кода ГОСТ из блока 5 памяти и описанный процесс повторяется.

Предлагаемое устройство обеспечивает прием информации в многорегистровых кодах, их преобразование в безрегистровые и формирование раэделительных участков между сообщениями при их отображении оператору на экране ЭЛТ, что повышает его надежность и сокращает время визуальной обработки информации.

Считыбание