Устройство для преобразования последовательныхМНОгОРЕгиСТРОВыХ КОдОВ B пАРАллЕльНыЕ СКОНТРОлЕМ Советский патент 1981 года по МПК G06F5/00 G06F11/08 

1

Изобретение относится к технике передачи данных и может быть-испольэовано в устройствах для преобразовайия данных.

Известно устройство для преобразования параллельных двоичных коде содержащее дешифратор, счетчик, ренистр, блок управления, логические элементы И. Каждая входная комбинация преобразуется в соответствугадую ей только одну выходную комбинацию 1 .г.

Однако такие устройства не обеспечивают преобразование многорегистровых кодов, так как они не анализируют и не формируют регистровые признаки, изменяющие значения преобразуемых кодов.

Наиболее близким.по технической сущности к изобретению является устройство для преобразования кодов, содержащее дешифратор, шифраторы, блоки управления и анализа. Известное устройство позволяет преобразовырать многорегистровые коды, приче каждому входному коду в зависимости от последовательности входных символов соответствует одно или несколько преобразований, включающих в себя формирование; кола символа

или кодов регистрового признака и символа 2.

Недостаток устройства заключается . в низкой достоверности преобразования информации, котораяобусловлена тем, что в нем не обеспечивается контроль 3 процессом преобразования кодов, не обнаруживаются пропу1ценные или дополнительно-ложные

0 преобразования. Это снижает надежность и достоверность преобразования данных.

Цель изобретения - повышение достоверности -преобразования информации.

5

. Поставленная цель достигается тем, что устройство, содержсццее дешифратор, синхронизатор.и шифратор, причем вход дешифратора является входом устройства, выход дешифратора соеди0нен с первым входом шифратора, выход которого является выходом Устройства, введены блок контроля по модулю, реверсивный счетчик, элемент ИЛИ, блок формирования ошибки, коммутатор,

5 регистр и блок сравнения, причем первый, второй, третий и четвертый выходы синхронизатора соединены соответственно с первым входом реверсивного счетчика, с перввлм, вторьлм и

0 третьим входами коммутатора, первый

вьлход которого соединен со вторьом входом шифратора и первым входом блока формирования ошибки, вход устройства соединен с первыми входами регистра и блока сравнения, первый и второй выходы которого соединены соответственно с четвертым и пятым уходами коммутатора, второй выход которого соединен с третьим входом шифратора, первым входом элемента ИЛИ и вторым входом регистра, выход которого соединен со вторым входом блока сравнения, выход шифратора соединен с входом блока контроля по модулю, выход которого соединен со вторым входом реверсивного счетчика/ выход которого соединен со вторым входом блока формирования ошибки, первы выход блока формирования ошибки является вторым выходом устройства, а второй выход этого блока соединен со вторым входом дешифратора и шестым входом коммутатора,третий выход которого является третьим выходом устройства,второй выход дешифратора соединен со вторым входом элемента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика,

При этом блок формирования ошибки содержит схему сравнения, -регистр уставки, счетчик и дешифратор, приче первый и второй входы схемы сравнения являются соответственно первым и вторым входами блока, выход регистра уставки соединен с третьим входом схемы сравнения, выход которой соединен с входом счетчика, выходы счетчика соединена с входами дешифратора, первый и второй выходы которого являются первым и вторым выходами блока.

Кроме того, коммутатор содержит первый, второй и третий элементы И, выходы которых являются соответственно nepBbjM, вторым и третьим выходами коммутатора,первый,второй. и третий входы коммутатора соединены соответственно с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И соединен с четвертым входом коммутатора, вторые входы второго и третьего элементов И соединены с пятым входом коммутатора, шестой вхо которого соединен с третьим входом третьего элемента И.

На чертеже изображено устройство для преобразования последовательных многорегистровых кодов в параллельные с контролем.

Устройство содержит дешифратор 1 входных кодовых комбинаций, шифратор 2 буквенных и цифровых комбинаций, регистр 3, блок 4 сравнения, синхронизатор 5, коммутатор 6, состоящий из трех элементов И 7, 8 и 9, блок 10 контроля по модулю, реверсивный счетчик 11, элемент ИЛИ 12, блок 13 формирования ошибки, состоящий из

схемы 14 сравнения, регистра 15 уставки, счетчика 16 и дешифратора 17. Входные шины устройства соединены с первЕлми входами дешифратора 1, с первыми входами блока 4 сравнения и через регистр 3 со вторыми входами блока 4 сравнения. Информационные выходы дешифратора 1 соединены с первыми входами шифратора 2, а выход признака информации дешифратора подключен через элемент ИЛИ 12 к третьему, суммирующему входу счетчика 11. Первый выход (совпадения) блока 4 сравнения соединен с первым входом элемента И 7 коммутатора б, а второй выход (несовпадения) - с первыми входами элементов И 8 и 9, вторые входы элементов И 7, 8 и 9 подключены соответственно к синхронизирующим выходам синхронизатора 5. Выход элемента И 7 соединен со вторым, управляющим входом шифратора 2 и с управляющим входом схемы 14 . сравнения в блок 13 формирования ошибки. Выход элемента И 8 соединен с третьим, управляющим, входом шифратора 2, со вторым, управляющим, входом регистра 3 и через элемент ИЛИ 12 связан с третьим, счетным, входом счетчика 11. Выход элемента И 9 подключен к внешней цепи запроса информации. Выходы шифратора 2 являются выходами устройства.и подключены через блок контроля по модулю 10 ко второму, вычитающему, входу счетчика 11, выходы которого соединены с первыми входами схемы 14 сравнения в блоке 13 формирования ошибки, а первый,установочный, вход счетчика 11 подключен к синхронизирущему выходу синхронизатора 5. В блоке 13 формирования ошибки регистр 15 уставок соединен со вторыми входами схемы 14 сравнения, выход которого связан со счетным входом счетчика 16, подключенного к дешифратору 17. Один из выходов дешифратора 17 является цепью сигнала ошибки, а другой выход подключен к третьему, блокирующему, входу элемента И 9 коммутатора 6 и к управляющему входу дешифратора 1.

Синхронизатор 5 представляет собой генератор импульсов, который формирует серии импульсов, сдвинутых во времени относительно друг друга. Регистр 15 уставок представляет собой коммутационное устройство, обеспечивающее выдачу кодовых сигналов постоянного уровня на входы схемы 14 сравнения,например подключение вторых входов схемы 14 сравнения к нулевой шине питания .

При преобразовании, например, алфавитно-цифрового кода ГОСТ 1305274 в трехрегистровый международный телеграфный код МТК-2 устройство работает следующим образом.

В исходном положении синхронизатор 5 выдает на установочные входы счетчика 11 код числа, зафиксированного в регистре уставок 15 (например код числа О), и устанавливает счетчик в соответствующее положение, а затем выдает импульс на вход элемента И 9. Так как сигналы на входах блока 4 сравнения отсутствуют, после НИИ сигналом несовпадения открывает элемент И 9, который посылает импуль запроса информации во внешнюю цепь. По этому сигналу на входные кодовые шины устройства поступают кодовые комбинации ГОСТ 13052-74, которые соответствуют русским, цифровьлм, латинским или служебным символам и характеризуются постоянными значениями шестого и седьмого разрядов кода Значения этих разрядов используются в качестве регистровых признаков входных символов. Дешифратор 1 анализирует первые пять разрядов кодовой комбинации, определяющих символ, вырабатывает сигналы управления шифратором 2 и выдает сигнал наличия информации через элемент ИЛИ 12 на суммирующий вход счетчика 11, при этом содержимое счетчика увеличивается на единицу. Одновременно значения шестого и седьмого разрядов входного кода поступают на первые входы блока. 4 сравнения и на входы регистра 3, однако в регистр 3 не заносятся ввиду отсутствия сигнала разрешения на управляющем входе этого регистра. Так как на обоих входах блока 4 сравнения сигналы не совпадают, последний сигналом несовпадения подготавливает элемент И 8 к открыванию. Синхронизатор 5 следующим импульсом открывает элемент И 8, который выдает сигнал регистр на управляющие входы шифратора 2 и регистра 3, а также через элемент ИЛИ 12 на суммирующий вход счетчика 11. При этом содержимое счетчика 11 увеличивается ещ на единицу, значения шестого и седьмого разрядов входного кода заносятс в регистр 3, откуда поступают на вторые входы блока 4 сравнения, а шифратор 2 при наличии сигналов с выхода дешифратора 1 и управляющего сигнала Регистр с выхода элемента И 8 формирует комбинацию регистра в МТК2 (русский, латинский или цифра), которая поступает на вход устройства и на вход блока 10 контроля по модулю. Блок 10 контроля по модулю проверяет- комбинациюпо четности и при правильной четности выдает сигнал, поступающий на вычитающий вход счетчика 11, содержимое котброго уменьшается на единицу. После формирования и выдачи кода регистра на обоих входах блока 4 сравнения совпадают значения шестого и седьмого разрядов входной комбинации, и последний

формирует сигнал совпадения, который, подготавливает элемент И 7 к откры- I ванию. Следующим импульсом синхронизатор 5 открывает элемент И 7, который выдает сигнал Символ на управляющие входы шифратора .2 и схемы 14 сравнения. Шифратор 2 при наличии сигналов с выхода дешифратора 1

Символ

и управляющего сигнала

с выхода элемента И 7 формирует комбинацию символа в коде МТК-2, соот10ветствующего входному символу в коде ГОСТ 13052-74, которая также поступает на вход устройства -и через блок 10 контроля по модулю (при правильной четности) уменьшает содержи15мое счетчика еще на единицу. Таким образом, для данного символа в коде ГОСТ устройство формирует две кодовые комбинации - регистр и символ - в коде МТК-2, при этом к концу

20 преобразования содержимое счетчика 11 соответствует начальной уставке. В блоке 13 формирования ошибки по сигналу на управляющем входе схемы 14 сравнения последняя сравнивает состояние счетчика 11 с содержимым

25 регистра 15 уставки. В случае совпадения их состояний схема 14 сравнения не вьвдает сигналов на вход, в случае несовпадения - выдает импульс на вход счетчика 16. При этом

30 на выходе дешифратора 17 формируется

сигнал Повтор

который блокирует

элемент И 9 и тем цепь запроса информации, и подается на управляющий вход дешифратора 1 для повторно5го преобразования входной комбинации, и процесс повторяется, в случае заданной кратности повторения ошибки, определяемой счетчиком 16, дешифратор 17 выдает сигнал ошибки во внеш0нюю цепь.

По окончании преобразования данной входной комбинации, т.е. после выдачи кода символа н МТК-2, на входных шинах устройства входная комбинация сбрасывается, блок сравнения перехо5дит в состояние Несовпадение, и устройство выдает во внешнюю цепь следующий сигнал запроса информации. Последующая входная комбинация в коде ГОСТ может име.ть регистровый признак

0 либо совпадающий с регистровым признаком предыдущего символа и зафиксированного в регистр 3,либо не совпадающий с ним. В Случае, если признаки регистров не совпадают, устрой5ство работает аналогично, при этом содержимое счетчика 11 сначала увеличивается на два, а затем уменьшается на два, так как входному символу соответствуют два преобразова0ния: формирование регистра и символа в МТК-2. В случае, если признаки регистров совпадают,блок 4 сравнения сразу переходит в режим Совпадение и коммутатор б с выхода элемента И. 7 выдает один управляющий сигнал Символ, По этому сигналу для входной комбинации формируется только код символа в МТК-2. При этом содержимое счетчика 11 сначала увеличивается на единицу, а затем уменьшается на единицу. Таким образом, при правильной работе устройства содержимое счетчика 11 всегда равно числу начальной уставки. При неисправностях каких-либо элементов устройства, неправильной четности преобразованных кодов, в случаях, если число преобразований не соответствует входной комбинации содержимое счетчика 11 отличается от начальной уставки в большую или мень шую сторону, и блок 13 формирования ошибки вьщает сигнал ошибки во внешнюю цепь., В предлагаембм устройстве обеспе чивается автоматическое обнаружение отказов элементов устройства, что повышает достоверность преобразования в нем информации. Формула изобретения 1. Устройство для преобразования последовательных многорегистровых кодов в параллельные с контролем, содержащее дешифратор, синхронизатор и шифратор, причем вход дешифра ра является входом устройства, выход дешифратора соединен с первым входо шифратора, выход которого является ходом устройства, отличающе е с я тем, что, с целью повышения достоверности работы, в устройство введены блок контроля по модулю, ре версивный счетчик, элемент ИЛИ, бло формирования ошибки, коммутатор, ре гистр и блок сравнения, причем перв второй, третий и четвертый выходы синхронизатора соединены соответств но с первым входом, реверсивного сче чика, с первым, вторым -и третьим входами коммутатора, первый выход которого соединен со вторым входом вшфр атора и первым входом блока фор мирования ошибки, вход устройства соединен с первыми входами регистра и блока сравнения, первый и второй выходы которого соединены соответственно с четвертым и пятым входами коммутатора, второй ыход которого соединен с третьим входом шифратора первым входом элемента ИЛИ и вторым входом регистра, выход которого соединен со вторым входом блока сравнения, выход шифратора соединен с входом блока контроля по модулю, выход которого соединен со вторым входом реверсивного счетчика, выход которого соединен со вторым входом блока формирования ошибки, первый выход блока формирования ошибки является вторым выходом устройства, второй выход блока формирования ошибки соединен со вторым входом дешифратора и шестым входом коммутатора, третий выход которого является третьим выходом устройства, второй выход дешифратора соединен со вторым входом элепента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика. 2.Устройство по п. 1, о т л ич а ю щ е е с я-тем, что блок формирования ошибки содержит схему сравнения, регистр уставки, счетчик и дешифратор , причем первый и второй входы схемы сравнения являются соответственно первым и вторым входами блока, выход регистра уставки соединен с третьим входом схемы сравнения, выхдд которой соединен с входом счетчика, выходы счетчика соединены с входами дешифратора, первый и второй выходы которого являются первым и вторым выходами блока. 3.Устройство по п. 1, отличающееся тем, что коммутатор содержит первый, второй и третий элементы И, выходы которых являются соответственно первым, вторым и третьим выходами коммутатора, первый, второй и третий входы коммутатора соединены соответственно с первыми входгили первого, второго и третьего элементов W, второй вход первого элемента И соединен с четвертым входом коммутатора, вторые входы второго и третьего элементов и соединены с пятым входом коммутатора, шестой вход которого соединен с третьим входом третьего элемента И. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 541163, кл. G 06 F 5/02, 1976. 2.Авторское свидетельство СССР 480075, кл. G 06 F 5/00, 1975 (прототип).