Одноканальное устройство для управления многофазным тиристорным регулятором напряжения Советский патент 1983 года по МПК H02P13/16 

f10 Изобретение относится к эпектротехии ке и может быть испопьэовано цпя управпания многофазными регупяторами переменного напряжения на тиристорах, работа которых происходит в широком диапазоне изменения угпа управления. Известны одноканапьные .устройства для управления многофазными тиристорными преобразователями, содержащие формироватепь синхронизирующих импупьсов генератора опорного напряжения, формироватепь управляющих импульсов, распределитепь импульсов управления fl, и 2. Недостатком устройств является воз-. можность появления асимметрии импульсов управления.; Наиболее близким к изобретению по технической сущности является одноканальное устройство для управления много фазным тиристорным регулятором напряжения, содержащее формирователь визирующих импульсов с vn выходами, подключенными к входу генератора опорного шпряжения, выход которого связан с первым входом формирователя управляющих импульсов, а также распределитель импульсов з. Недостатком известного устройства является возможность появления фазовой ассимметрии управляющих импульсов в связи с тем, что первоначально формирование их осуществляется на разных выходах формирователя, а фазовый сдвиг импульсов происходит в разных каналах распределителя при наличии нескольких последовательно включенных ячеек временной задержки. Целью изобретения является повышение симметрии управляющих импульсов. Поставленная цель достигается тем, что одноканальное устройство для ynpaBFления многофазным тиристорным регулятором напряжения снабжено анализатором временных зон, выполненным на hn триг герак с раздельным запуском, анализатором уровня управляющего напряжения, содержащим И элементов И с (п -1) входами каждый, формирователем упра ляющего сигнала, содержащим (п -1) компараторов, выходы KOToffcix вместе с выходом источншса управляющего напряжения подключены к входу аналогового сумматора, а также дешифратором на (tn. h ) двухвходовых элементах И и ft элементах ИЛИ, причем распределитель импульсов выполнен в виде tn двухвходо вых элементов И, подключенных первыми входами к выходу формирователя уп7равляющих импульсов, который вторым входом подключен к вь1ходу аналогового сумматора, компараторы первыми входами подкл1рчены к источникам напряжения уставок, а входами к источнику управляющего напряжения, триггеры подключены входами к разным выходам формирователя синхронизирующих импульссов, выход каждого триггера подключен к параллельно соединенным первым входам каждых П элементов И дешифратора,: из общего числа которых кажсоые ш элементов вторыми входами подключены к выходу одного из элементов И анализатора уровня управляющего напряжения, при этом первый элемент И анализатора уровня соединен с выходами компараторов с помощью (п -1) элементов НЕ, второй элемент И - с помощью (ц -2) элеменн тов НЕ, а Н -ый элемент соединен без использования элементов НЕ, каждые tl элементов И дешифратора, связанные входами с разными выходами анализатора временных зон и анализатора уровня управляющего напряжения, подключены сво ими выходами к вхоаам одного из эпементов ИЛИ, выход каждого из которых подключен к вторсыу входу одного из элементов И распрепепитепя импульсов. На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 временные диаграммь возрастания управляющего напряжения по линейнсалу закону (устройство управления и силовая часть, регулятора, выполненная на симметричных тиристорах, подключены к обшей трехфазной сети), где U - управляющее ifanpflжение приложенное к входу компараторов и аналогового сумматора; U - напряжен ние, действующее на выходе -го блока. Устройство содержит формирователь 1 синхронизирующих импульсов, генератор 2 опорного напряжения, формирователь 3 управляющих импульсов; распределитель 4 импульсов, анализатор 5 временных зон анализатор 6 уровня управляющего напряжения, формирователь 7 управляющего сигнала и дешифратор 8. Формирователь синхронизирующих импульсов имеет три выхода 9-11, аналви затор временных зон содержит триггеры 12-14, анализатор уровня управляющего напряжения выполнен на двухвходовых элементах И 15-17 и элементах НЕ 18 и 19, формирователь управляющего сиг-, нала содержит компараторы 20 и 21 и аналоговый сумматор 22i дешифратор выполнен на двухвходовь Х элементах И 23-31 и трехвходовых эггементах; ИЛИ 32-34, распредепитепь импупьсов содержит двухвходовые апемвиты И 35-37. Формироватепь 1 синхронизирующих импупьсов входами подключен к источнику сетевого напряжения, а выходами .9-11 к входу генератора 2 опорного напряжения. Выход последнего подключен к первому входу фор«1Ироватепя Э управляющих 1импупьсов, выход которого связан С параппепьно соединенными первыми вхо дами элементов И 36-37 распредепитепя 4 импупьсов. Входы триггеров, анапизагтора 5 временных он связаны с разными выходами формирователя 1 синхронизирующих импульсов,, при этом триггер 12первым входом связан с выходом 1О а вторым входом - с выходом 9, триггер 13первым входом связан с выходом 11 а вторым входом - с выходом 1О, триггер 14 первым входом связан с выхооом 9, а вторым входом - с выходом 11, Каждь1й элемент И анализатора в уровня управляющего на1фяжения своимн вхооамк путем прямого или инверсного поокпючения связан с выходами всех компараторов в составе фо{Яъ4 ователя управляюшего сигнала 7, при этом элемент И 15 связан с выходами компараторов 2О н 21, с помощью элементов НЕ 18 и 19, 8Пвмент И 16 первым входом подключен к выходу компаратора 21 с помощью эпе мента НЕ 18, а вторт 1М входом подкп1очен к выходу компаратора 2О, элемент И 17 первым входсм подключен к выходу первым входом компаратора 20, а втоp iM входом - к выходу компаратора 21. Своим перш}1м входом компаратор 2О подключен к источнику UM напряжения уставки, а компаратор 21 первым КХОШУМ подключен к источнику 2 Уд двойного напряжения уставки. Вторыми входами оба компаратора подключены к нсточшпсу (Jy управляюшего напряжения, а выходами к аналоговому сумматору 22, при этом выход последнего связан с вторым входом фор {ироватеая 3 управляющих импульсов. Каждые три элемента И а& 8 первыми входами подключены к выходу одного из триггеров в составе анализатора временных зон, вторыми входами каждые три элемента И дешифратора 8 подключены к выходу одного из элементов И анализатора 6 уровня управляюшего напряжения, при этом 8П0 менты И 23, 28 и 30 первыми входами подключены к выходу триггера 12, эп&менты И 24, 26 и 31 первыми входами подключены к выходу триггера13, эпементы И 25, 27 и29 первыми входами подключены к выходу триггера 14, элементы И 23, 26 и 29 вторыми входами подключены к выходу элемента И 15, элементы И 24, 27 и ЗО вторыми .вхо. дами подключены к выходу элемента И 16, элементы И 25, 28 и 31 вторыми входами подключены к выходу элемента И 17. Каждые три элемента И, дешифратора 8, входами связат ые с разными выходами анализатора 5 временных зон и анализатора 6 уровня, управляюшего напртжения, своими выходами подключены к входам одного из элементов ИЛИ, выход которого подключен к второму входу одного из элементов И распределителя . 4, при этом выходы элементов И 23-25 подключены к входам элемента ИЛИ-32, выход которого связан с входом элемента И 35, выходы Элементов И 26-28 подключешл к входам апемеита ИЛИ 33, выход которого связан с входом элемента И 36, твыходы элементов И 29-31 подключены к входам элемента И 34, выход которого связан с входом элемента И 37. Выходы элементов И , входящих в состав распределителя 4 импупьсов, MoiyT подключены к -управляющим входам тиристоров. Устройство работает следующим образом. При подаче напряжений сети на входы блока 1, на его выходах формируются кратковременные синхронизирующие импульсы, по фазе совпадающие с моментами прохождения напряжений сети через нуль (фиг. 2). При этом импульсы на выходе 9 опережают на /3 рац импульсы на выходе 10, а последние на I /3 рад опережают импульсы на выходе 11. С приходом каждого синхроимпульса происходит запуск генератора 2 периодически изменяющегося опорного напряжения, пилообразной (или косинусоидальной) формы, поэтому частота опорного напря- жения в шесть раз превышает частоту сетевого напряжения. Опорное напряжение имеет амплитуцное значение О ц, , Одновременно cHHxpoHMnyni cbi разных фаз попадают на входы триггеров 12-14, работающих в режиме раздельного запуска. Периодическое.и поочередное переключение триггеров приводит к появленшо на выходах анализатора 5 широких импульсов длительностью 1 /3 рад. Эти импупьсы, следуя друг за другом в опреаеленной последовательности, делят каждую полуволну сетевого напряжения на три времените зоны равной Продолжитеnirности. При подаче управляющего аапря-яёв ая Uij я напряжений уставок, равных ам ппитуде UM и двойной амппвтуде 2 иКд оязрного напряжения, на выходах компараторов 20 и 21 фо1м 1ируются сигналы низкого О или высокого 1 уровня, в; зависимости от уровня управляющего напряжения. Компараторы могут быгъ вы полнены в виде операционных уснпитёлей, 1Ю охваченных обратной связью, при полагается, что сигнал высокого уровниfl на их выходах равен амплитуде опорного напряжения, Тогда, если управляющее напряжение находится в пределах Uy UM , на выходах обоих компа эаторов, в результате сравнения утфавлхющего напряжения и напряжений уставок, выделяется сигнал О. При этом т вход аналоговрго сумматора 22 подается пишь управляющее напряжение иU « Аналоговый сумматор может быть выполнен на база onepauHoiiного усилителя с единичюй отрицатель вой обратной связью, имеющей коэффициен усиления равный единице. Повторившееся значение управляющего сигнала с выхода аналогового- сумматора постулиет на вход формирователи 3 управляющих импульсов, в котором производится сравнение уровней (жорнюгр напряжения i управляющего сигнала. В моменты равенства этих сит I налов на выходе бпока 3 формируются управляющие импульсы дня всех трех тиристоров, фаза которых, в соответствии с известным вертикальным принципом управления, зависет от величины управ пяющего сигнала. Далее эти импульсы поступают на параллельно включеннью первые входы элементов И 35-37 распре делителя 4. Вместе с этим сигналы с Ыз1ходов компараторов 20 и. 21, поступив на вхооы анализатора 6, вызывают появление сигналов высокого уровня на выходах элементов НЕ 18 и 19 и соответст венно сигнала высокого уровня на выходе элемента И 15 и сигналов низкого уровн на выходах элементов И 16 и 17. На Вторых входах элементов И 23, 26 и 29 дешифратора появляется сигнал разрешения, а на вторых входах элементов И 24 27 и ЗО и 25, 28 и 31 появляется сигнал запрета. На п&рвые входы дешифрато. ра периодически поступают импульсы временных зон с выходов анализатора 5. Однако на выходе дешифратора 8 они пропускаются в данном случае лишь элементами И 23, 26 и 29. Поступив на входы sneMewTOB ИЛИ 32-34, 1ллпупъ сы временных зон попадают далее на вторые входы элементов И 35-37 раопределителя 4 Передние ({дронты пропу щенных деш11|)ратором импульсов отстают от начала соответствующих полуволн сетевых напряжений на 2l( /3 рад. В этой связи поступление импульсов временных зон на вторые входы распределителя ра зрешает выдачу управляющих импульсов с выходов элементов И 35-37 лишь в первой временной зоне, то с углами уп1явлении 2lT73 й f. Если управлмющее напряжение в пределах UM Uu /2 на выходе компаратора 20 появляется сигнал (и/и) а на выходе KOMnafKtтора 21 - сигнал О. В результате того, что сигналы с выходов к параторов подаются на вычитающий вход аналогового сумматора 22, на выходе последнего формируется управляющий сигнал, изменяющийся по закону и (| -Ощ. По уровню этот сигнал не превыщает амплитуды опорного напряжения. Поэтому сравнение управляющего сигнала и опорного напряжения на входах блока 3 приводит к появлению на выходе блока управляющих импульсов, предназначенюлх для всех трех тиристоров. Однако теперь сигнал разрешения с выходов анализатора 6 поступает на BTOffcie входы элементов И 24,27 и 30, а на вторые входы элементов И 23, 26 и29,и25,28 и 31 поступает сигнал запрета. Порядок подключения .триггеров 1214 к первым входам элементов И 24, 27 и ЗО иной, чем К входам элементов И 23, 26 и 29. Поэтому на вторые входа распределителя 4 начинают поступать импульсы BpeMeHHiiix зон,отстающие от начала соответствующих полуволн сетевых напряжений на Tf/3 рад. Поступление этих импульсов разрешает выдачу упра&ляющих импульсов с выходов элементов И 35-37- в второй временной зоне с углами управления П/3 «. 2П/3. - Если управляющее напряжение в пре- . делах2 д игНв (U/vf) появляется на выходах компараторов 20 и 21. Аналоговый сумматор 22 производит вычитание этих сигнал лов из управляющего напряжения, поэтому управляющий сигнал ш входе блока 3 изменяется по закону (Jq -2Um. Как и ранее уровень этого сигнала не превосхо днт амплитуды опорного напряжения, и поэтому сравнение сигналов на входах I- ьпока 3 сопровождается формированием уйравпяюшюс иьшульсов. Однако теперь с выходов авапвэатора 6 сигнап раэреше-. НИИ поступает на вторые входы эпеме тов И 25, 28 и 31, а на вторые входы элементов И 23, 26 и 29 и 24, 27 и 30 поступает сигнап запрета; Это приво дит к тому, что на входь распредепитепя 4 начинают поступать импупьсы временных зон, разрешающие выдачу управляющих импульсов в третьей временной зоне с угпами управления с «; , В случае дальнейшего возрастания управляющего напряжения формирование управляющих импульсов блоком 3 невозможно, поэтому диапазон фазового управления предлагаемого устройства находится в пределах . при неоьходимооти расш фения диапазона управления; уве1057 личивается число элементов В составе блоков 4-8. Повышение фазовой симметрии упра ляющих импульсов в предлагаемом устройстве обеспечивается в результате того, что формирование илпупьсов для всех тиристоров происходит на однс общем выходе формщюватепя. Этому же спосооствует мит1мальное число преобразований, которым подвергаются иушупьсы в каналах распределителя, а также использование вместо трех одного генератора опорного напряжения. Уменьшение числа ячеек временной задержки управляющих импульсов способствует также повышению быстродействия и динамической точности устройства, по&тому о может найти применение,, напршер, в твристорном электроприводе.

ОДНОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ ТИРИСТОРНЫМ РЕГУЛЯТОРОМ НАПРЯЖЕНИЯ, содержащее формирователь С1Шхронтаируюших импульсов cm В1 хоавми, подключенными к входу генератора опорного напряжения, выход которого pesiaaR с первы},4 входом формирователя; управпякяиих импульсов, а также распредепитепь импульсов, о т л и ч а ю.щ е е с я тем, что с целью повышения симметрии управляющих импульсов, оно сна&кено анализатором временных зое выполнеЁн ным на iti триггерах с раздельным запуском, асшлшатором уровня шравпякУщего напряжения, содержащим М элементов И с (t1-l) входами , формирователем управляюще1х сигнала, содержащим (п -1) компараторов, выходы KOTot ix вместе с выходом источника управляющего напряжения подключены к :входу аналогового сумматора, а также дешифраторе на (т . п ) двухвходовых элементах Нищ элементах ИЛИ, причем распределитель импульсов вь1шлнвн в виде ги двухвходовых элементов И, подклю- ченнь1х первыми входами к выходу формк : рователя управляющих импульсов, который вторым входом, подключен к выходу аналогового сумматора, компараторы первыми входами подключены к источникам напряжения уставок, а вторыми входами к источнику управляющего (юпряжения, триггеры подключены входами к разным выходам формирователя синхронизирующих импульсов, выход каждого триггера подключен к параллельно соединенным первым входам каждых И элементов И дешифратора, из общего числа которых , каждые m элементов Вторьгми входами по лючены к выходу одюго из элементов И анализатора уровня управляющего напряжения, при этом первый элемент И анализатора уровня соединен с выходами компараторов с псяъющью (rt -1) элеме{ тов НЕ, вторЬй элемент И - с помощью (и -2) элементов НЕ, а И -ый епемент соединен без иссюльзования элементов НЕ, каждые И элементов И дешифратора, связанные входами с разными выходами анализатора временных зон и анализатора уровня управляющего напряжения, подключены своими выходами к входам одного из элементов ИЛИ, выход каждого на которых подключен к .второму входу одного из элементов И распределителя импульсов.

А