Цифровой демодулятор частотно-модулированных сигналов Советский патент 1983 года по МПК H04L27/14 

5 7

Фиг. / Изобретение относится k технике связи и может найти применение в системах передачи дискретной инфор 1мации; Известен цифровой демодулятор частотно-модулированных сигналов, со;;ержа1чий генератор опорных импул сов, ограничитель, два счетчика им пульсов, дешифраторы и блок управления f . Недостаток известного устройств состоит в низкой помехозащищенност Наиболее близким к предлагаемом техническим решением является , цифровой- демодулятор частотно-модулиро ванных сигналов, содержащий последовательно соединенные ограничитель первый счетчик, первый дешифратор, первый элемент ИЛИ, первый триггер и первый регистр сдвига, причем выход ограничителя подключен через последовательно соединенные инверто второй счетчик и второй дешифратор второму входу первого элемента ИЛИ выход генератора импульсов - к счет ным входам первого и второго счетчи ков, а вторые выходы первого и второго дешифраторов - к установочным в.ходам соответственно второго и пер вого счетчиков и к входам второго элемента ИЛИ, выход которого подклю чен к установочным входам первого триггера и первого регистра сдвига Недостаток известного устройства состоит в низкой его помехозащищенности вследствие того, что не полностью используется информация о па раметрах принятого сигнала. Целью изобретения является повышение помехоз.ащищенности. Эта цель достигается тем, что в цифровой демодулятор частотно-модулированных сигналов, содержащий последовательно соединенные ограничитель г .пе1рвый счетчик, первый де-шифратор, первый элемент ИЛИ, первы триггер и первый регистр сдвига, причем выход ограничителя подключен через последовательно соединенные инвертор, второй счетчик и второй дешифратор к второму входу первого элемента ИЛИ, выход генератора импульсов - к счетным входам первого и второго счетчиков, а вторые выход первого и второго дешифраторов - к установочным входам соответственно второго и первого счетчиков и к вхо дам второго элемента ИЛИ, выход которого подключен к установочным вхо дам первого триггера и первого регистра сдвига, введены третий элемент ИЛИ, последовательно соединенные четвертый элемент ИЛИ, второй триггер, второй регистр сдвига,первый мажоритарный блок и решающий блок, второй мажоритарный блок и последовательно соединенные пятый элемент ИЛИ, третий триггер, третий регистр сдвига и третий мажоритарный блок, при этом третьи выходы первого и второго дешифраторов подключены к входам четвертого элемента ИЛИ, четвертые выходы первого и второго дешифраторов - к входам пятого элемента ИЛИ, выходы первого и второго (элементов ИЛИ - к входам третьего элемента ИЛИ, выход которого подключен к установочному входу второго триггера, выход второго элемента ИЛИ.- к установочным входам третьего триггера, второго и третьего регистров сдвига, выход первого регистра сдвига через второй мажоритарный блок подключен к, второму входу решающего блока, третий вход которого соединен с выходом третьего мажоритарного блока. На фиг.изображена электрическая функциональная схема устройства; на фиг.2 - диаграмма, поясняющая работу дешифраторов; на фиг.З - временная диагра 5ма, иллюстрирующая работу устройства., Цифровой демодулятор частотно-де- модулированных сигналов содержит ограничитель 1, генератор 2 импульсов, инвертор 3, первый счетчик 4, второй счетчик 5, первый дешифратор б, второй дешифратор 7, первый элемент ИЛИ 8, второй элемент ИЛИ 9, третий элемент ИЛИ 10,. четвертый элемент ИЛИ 11, пятый элемент ИЛИ 12, первый триггер 13, второй триггер 14, третий триггер 15, первый регистр сдвига 16, второй регистр сдвига 17, третий регистр сдвига 18, первый мажоритарный блок 19, второй мажоритарный блок 20, третий мажоритарный блок 21 и решающий блок 22. Устройство работает следующим образом. Принимаемый сигнал (фиг. ЗД) преобразуется ограничителем 1 в последовательность прямоугольных импульсов (фиг. 35), период которых определяется значащими частотами.частотно-модулированного сигнала. Импульсы с выхода генератора 2 импульсов поступают на вход первого счетчика 4 непосредственно, а на вход второго счетчика 5 - через инвертор 3, и фиксируются в поочередно работающих первом и втором счетчиках 4 и 5. Подключенные к выходам первого и второго счетчиков 4 и 5 первый и второй дешифраторы б и 7 фиксируют на своих выходах моменты времени, соответствующие числу импульсов ,1 и -W (фиг. 2) . Перекрестный сброс первого и второго счетчиков 4 и 5 осуществляется в момент времени, когда соответственно второй и первый счетчики 4 и 5 иксируют число импульсов (фиг-.

)« Импульсы соответствующие п,щкп (фиг. 3,|i) с выходов первого и второго дешифраторов 6 и 7 через первый и четвертый элементы ИЛИг. 8 и 11 переводят первый и второй тр иггеры 13 и 14 в единичное состояние (фиг. 3ц ,л). Импульсы, соответствующие П)о с выходов первого и второго дешифраторов 6 и 7 через второй элемент ИЛИ 9 (фиг. ЗЯс) своими положительными фронтами переписывают информацию с выходом первого и втоjporo триггеров 13 и 14 в первые разряды первого и второго регистров 16 и 17 сдвига. Этими же импул-ьсами происходит сдвиг информации, записанный в первом и втором регистрах 1б и 17 сдвига (фиг. Зм,н ,о ,р ,с ,т ) , и сброс первого и второго триггеров 13 и 14 в исходное состояние.

Выходы всех разрядов tiepBoro и второго регистров 16 и 17 сдвига соединены с входами первого и второго мажоритарных &ЛОКОВ 19 и 20, которые анализируют, количество логических единиц в К-разрядах регистров сдвига. Если количество единиц, превысит порог 6 , то на выходе мажоритарного блока появляется логическая единица (фиг. Зи,у), т.е. реализуется логическая функция 6 иэ К.

Таким образом, при наличии искажений частотно-модулированного сигнала, приводящих к подавлению или воспроизведению ложных импульсов, возможна правильная регистрация сигнала на выходах мажоритарных блоков.

Решающий блок 22 по совокупности сигналов на выходах первого, второго и третьего мажоритарных блоков 19 - 21 принимает решение о значении принятых посылок, восстанавливая

5 последовательность импульсов, соответствующую принятой кодовой комбинации (фиг. ) .

Пятый элемент ИЛИ 12, третий триг гер 15, третий регистр 18 сдвига и

0 третий мажоритарный блок 21 при отсутствии искажений частотно-модулированного сигнала на работу устройства влияния не оказывают. При нгшичии значительных удлинений полупе5риодов частотно-модулированного сигнала, при котором первый и второй счетчики 4 и 5 успевают достичь до верхнего порога Ш, на выходе пятого элемента ИЛИ 12 наблюдаются импульсы, которые фиксируются Третьим

0 триггером 12, продвигаются в третье; регистре 18 сдвига и анализируются третьим мажоритарным блоком 21 по описанному алгоритму. При определенном количестве удлинений на выходе

5 третьего мажоритарного блока 21 появится логическая единица и- решающи. блок 22 не производит считывание информации.

Технико-экономический эффект

0 изобретения состоит в повышении помехозащищенности демодуляции частот но-модулированного сигнала в результате дискретной фильтрации сигнала и принятия решения на основании ана5лиза большего количества параметров сигнала.

ЦИФРОВОЙ ДЕМОДУЛЯТОР ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные ограничитель , первый счетчик, первый дешифратор, первый элемент ИЛИ, первый триггер и йёрвый регистр сдвига, причем выход ограничителя подключен через последовательно соединенные инвертор, второй счетч1Й и второй дешифратор к второму входу первого элемента ИЛИ, выход генератора импульсов - к счетным первого и второго счетчиков, а вторые выходда первого и второго дешифраторов к установочным входам соответственно второго и первого счетчиков и к вхол дам второго элемента ИЛИ, выход которого подключен к установочным входам ггервого триггера и первого регистра сдвига, отличающийся тем, что, с целью повышения помехозащищенности, в него введены третий элемент ИЛИ, последовательно соединенные четвертый элемент ИЛИ второй триггер, второй регистр сдвига, первый мажоритарный блок и решающий блок, второй мажоритарный блок и последовательно соединенные пятый элемент ИЛИ, третий триггер, третий регистр сдвига и третий мажоритарный блок, при этом третьи выходы первого .и второго дешифраторов подключены к входам четвертого элемента ИЛИ, четвертые выходы первого и второго дешифраторов - к входс1М пятого элемен(Л та ИЛИ, выходы первого и второго элементов ИЛИ - к входам третьего элемента ИЛИ, выход которого подключен к установочному входу второго § триггера, выход второго элемента ИЛИ к установочньм входам третьего триггера, второго и третьего регистров о. сдвига, выход первого регистра сдвига через второй мажоритарный блок :п подключён ко второму входу решающе: го блока, третий вход которого соединен с выходом третьего мажоритари ного -блока. ;о