Устройство для автоматической подстройки частоты Советский патент 1983 года по МПК H03L7/00 

(П

с:

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПОДСТРОЙКИ ЧАСТОТЫ по авт.ев. № 657575, отличающееся тем, что, с целью повьшения быстродействия, между выходами частотного дискриминатора и информационным входом итерационного вычислительного блока включены последовательно блок умножения, блок коррекции и блок де ления, другой вход которого подключен к выходу блока умноженияj при этом информационный вход блока умножения и вход блокировки блока коррекции соединены соответственно с информационным и комавдными выходами кодоэадающего устройства, а информационньв -вход блока коррекции -подключен к выходу блока деления.

ел

4;а со Изобретение относится к радиоэлектронике и может быть использовано в широкодиапаэонных системах формирования дискретного множества частот, По основному авт.св. № 657575 известно устройство для автоматической подстройки частоты, содержащее последовательно соединенные пре образователь кода в напряжение, фильтр нижних частотj управляющий элемент, подстраиваемый генератор, тракт для приведения частоты и частотный дискриминатор, а также два формирователя зоны нечувствительности во времени и итерационный вычислительный блок, разрядные выхо ды которого подключены к соответствующим входам преобразователя кода в напряжение, причем формирователи зоны нечувствительности во времени включены между противофазными выходами частотного дискриминатора и входа.ми итерационного вычислительного блока ij . Недостатком устройства для автоматической подстройки частоты является невысокое быстродействие при необходимости более точной установки частотыподстраиваемого генератора. Цель изобретения - повышение быстродействия. Указанная цель достигается тем, что.в устройство дпя автоматической подстройки частоты, содержащее посл довательно соединенные преобразова-f тель кода в напряжение, фильтр нижних частот, управляющий элемент, по страиваемый генератор, тракт дпя приведения частоты и частотный дискриминатор, а также два формировате ля зоны нечувствительности во време ни и итерационный вычислительный блок, разрядные выходы которого под ключены к соответствующим входам преобразователя кода в напряжение. Причем формирователи зоны нечувствительности во времени включены между противофазными выходами частотного дискриминатора и входами итера ционного вычислительного блока, межд выходами частотного дискриминатора и информационным входом итерационного вычислительного блока включены последовательно блок умножения, блок коррекции и блок деления, другой вход которого подключен к выходу бло ка умножения, при этом информационный вход блока умножения и вход блокировки блока коррекции соединены соответственно с информационным и командным выходами кодозадающего устройства, а информационный вход блока коррекции подключен к выходу блока деления. , На чертеже представлена структурная электрическая схема устройства. Устройство для автоматической подстройки частоты содержит преобразователь 1 кода в напряжение, . фильтр 2 нилсних частот, управляющий элемент 3, подстраиваемый генератор 4, тракт 5 для приведения частоты, Частотный дискриминатор 6, два формирователя 7 и 8 зоны нечувствительности во времени и итерационный Вычислительный блок 9, делитель 0 с постоянным коэффициентом деления, делитель с переменным коэффициен том деления (ДПКД) И. Формирователь 7 зоны нечувствительности во времени содержит линию задержки 12 и элемент И 13, а формирователь 8 зоны нечувствительности во времени содержит линию задержки 14 и элемент И 15. Кроме того, устройство для автоматической подстройки частоты содержит также опорный генератор 16, кодозадающий блок 17, блдк 18 умножения, блок 19 коррекции и блок 20 деления. Устройство работает следующим образом. При смене кода выходной частоты по информационному сигналу с кодозадающего блока 17 убтанавливается коэффициент деления ДПКД 11, соответствующий новому значению выходной частоты. Одновременно с этим информационный сигнал с кодозадающего блока 17 поступает на информационный вход блока 18 умножения, а командный - йа вход блока 19 коррекции. Вследствие появления на командном входе коррекции сигнала блокировки в первом цикле:перестройки после момента переключения кода выходной частоты (или включения устройства) блок 19 коррекции не производит операцию коррекции рассчетного значения крутизны характеристики подстра иваемсго генератора 4, а выдает расчетное значение крутизны подстраиваемого генератора 4 5щ соответствущее крутизне подстраиваемого генератора 4 в точке f - частоты предыдущего состояния синхронизма, либо значение 5ф , равное среднему значению крутизны характеристики подстраиваемого генератора 4 (при включении устройства), После прохождения сигналом подстраиваемого генератора 4 тракта для приведения частоты его частота сравнивается в частьтном дискриминаторе 6 с частотой опор ного генератора 16. Сигнал с выхода частотного дискриминатора 6 Ь , несущий информацию о знаке и величине разности входных частот частотного дискриминатора 6, поступает на один из сигнальных входов блока 18 умножения. Выходным сигналом блока 18 умножения является сигнал равный отклонению частоты подстраиваемого генератора 4 fn от частоты синхронизма 0 н где гп - коэффициент деления делителя частоты; . N - коэффициент деления ДПКД 11. Далее сигнал (if ц поступает на вход блока 20 деления, на второй вход .которого подается с выхода бло ка 19 коррекции сигнал 5ц (или Sf-n ) Выходным сигналом блока 20 деления является сигнал ЬУц, равный вел чине приращения напряжения преобразователя 1 код в напряжение для компенсации частотной ошибки fu- . tflL. Сигнал с выхода блока 20 деления по ступает на информационный вход итерационного вычислительного блока 9, в котором вычисляется новое шачение входного кода преобразователя 1 . , где GO - предыдущее значение кода преобразователя 1; О коэффициент преобразования преобразователя 1. Отметим, что работа итерационног вычислительного блока 9 происходит в том случае, если величина дГц. превосходит некоторую величину л Fg определяемую величиной задержки линий задержки (величина Ь Fg является относительной точностью установки частоты устройства). Далее напряжение с выхода преобразователя 1, рав ное ,I2, через фильтр 2 поступа 76 ет на управляющий элемент 3 и перестраивает частоту подстраиваемо- го генератора 4 до величины f, ачальный цикл перестройки закончен. Рассмотрим первый цикл перестрой- ки. После установки частоты подстраиваемого генератора 4 соответствующей напряжению U, в частотном дискриминаторе 6 происходит сравненне частоты опорного генератора 16 с новым значением частоты подстраиваемото генератора 4, прошедшей через тракт 5для приведения частоты. Сигнал с выхода частотного дискриминатора 6&F подается на вход блока 18 умножения, выходной сигнал которого поступает на 1нформационный вход блока 19 коррекции, который после начального цикла находится в разблокированной состоянии. На второй информационный вход блока 19 коррекции поступает сигнал лУц с блока 20 деления. Выходным сигн;1лом блока 19 коррекции является скорректированное рассчетное зйачение крутизны подстраиваемого генератора 4 S -S - И лУц С учетом S значение сигнала на выходе блока 20 деления равно величина кода на выходе итерационного вычислительного блока 9 равна г -г- , а выходное напряжение преобразователя 1 код в -напряжение и,С,гг.. В соответствии с величиной U частота подстраиваемого генератора 4 принимает новое значение fj, Далее процесс перестройки частоты продолжается аналогичным образом до тех пор, пока величина i не станет меньше, 4eMAF5. При /uFj сигналы с выходов формирователей зоны нечувствительности во времени отсутствуют, что блокирует работу итерационного вычислительного блока 9,

S10549076

Таким образом, предлагаемое уст- нении высокой точности установки ройство позволяет сократить время номинала частоты, и, тем самым, отнастройки в несколько раз при сохра- личается от прототипа.