Устройство для линеаризации характеристик измерительных преобразователей Советский патент 1983 года по МПК G06G7/26 

Изобретение относится к измерительной и вычислительной технике и предназначено для использования в многоканальных измерительных система с различными типами измерительных преобразователей, имеющими нелинейные передаточные характеристики. Известно устройство для линеаризации характеристик измерительных преобразователей, которое содержит блок вычитания и суммирования импуль сов, два Счетчика, коммутационную матрицу, дешифратор участков аппроксимации и делитель частоты l . Недостатком устройства является то, что оно работает с однотипными измерительными., преобразователями, имеющими одинаковые нелинейные харак теристики.. Наиболее близким по технической сущности к изобретению является уст ройство, содержащее блок вычитания и суммирования, два счетчика, делитель частоты, коммутатор, первый и второй выходы которого соединены со ответственно с первым и вторым входами блока вычитания и суммирования третий вход которого является информационным входом устройства, выход блока вычитания и суммирования сое.динен с входом первого счетчика, первый выход которого соединен с Информационным входом коммутатора, второй выход первого счетчика соеди нен С входом делителя частоты, выхо которого подключен к входу второго счетчика, младшие разряды адресного входа постоянного запоминакицего бло соединены с выходом второго счетчиквыход постоянного запоминающего бло подключен к управляющему входу коммутатора, старшие разряды адресного входа соединены с управляющим входо устройства. Недостатком данного устройстйа является относительная.сложность и трудность эксплуатации его при заме не измерительных преобразователей. Целью изобретения является упрощение устройства. Поставленная цель достигается тем что устройство, содержащее блок вычи тания и суммирования, счетчик и коммутатор, первый и второй выходы которого соединены соответственно с первым и вторым входами; блока вычитания и суммирования, третий вход крторого является входом аргумента устройства, а выход подключен к входу счетчика, подсоединенного .разрядными выходами к соответствующим информационным входам коммутатора, содержит оперативный зап6минаю:дий блок последовательного действия, вход выборки которого соединен с одним из разрядных выходов счетчика, выходы Подключены к соответствующим управля ющим входам KbMMyTatopa, а информационные входы являются входами ввода козффициентов линеаризации устройства. На фиг. 1 изображена блок-схема устрой.ства} на фиг. 2 - функциональная схема коммутатора; на фиг. 3 функциональная схема блока вычитания и суммирования. Устройство (фиг. 1) содержит блок 1вычитания и суммирования, вход аргумента которого соединен с выходом преобразователя параметра в число импульсов (не показан), а выход с входом счетчика 2. Выходы .счетчика 2подключены к соответствующим информационным входам коммутатора 3, причем первый и второй выходы коммутатора 3 соединены с первым и вторым входами блока 1 вычитания и суммирования. К одному из разрядных выходов счетчика- 2 подключен вхоД выборки оперативного запоминающего блока 4 последовательного действия, выход 5 блока 4 соединен с управляющим входом коммутатора. Информационный вход 6 блока 4 соединен с входом ввода коэффициентов линеаризации устройст-. ва. Коммутатор 3 (фиг. 2) содержит группу диференцирующих цепочек 7-12, входы которых яйляются информационными входами коммутатора 3. Выходы дифференцирующих цепочек 7-12 подключены к входам элементов И 13-18, вторые входы которых являются управляющими входами, коммутатора 3. Выходы элементов И 13-18 подключены к . входам элемента ИЛИ 19, выход кото, рого является первым выходом коммутатора 3. Один из управляющих входов коммутатора 3 подключен к буферному усилителю 20. Выход буферного усилителя 20 является вторым выходом коммутатора 3. Блок 1 вычитания и суммирования (фиг. 3) содержит элемент И 21, один из входов которого соединен с третьим входом блока 1. К третьему входу блока 1 подключены первый вход элемента И 22 и тактовый вход триггера 23. Второй вход элемента И 22 является вторым входом блока 1 вычитания и суммирования, а третий вход элемента И 22 подключен к прямому выходу триггера 23. Инверсный выход триггера 23 подключен к второму входу элемента И 21 и входу триггера 24, другой вход которого является первым входом блока 1 вычитания и суммирования. Прямой выход триггера 24 соединен с входом триггера 23. Выход элемента И 21 соединен с тактовым входом триггера 25, выход которого соединен с первым входом элемента ИЛИ 26, второй вход которого соединен с выходом элемента R 22, а выход является выходом блока 1 вычитания и суммирования.

Устройство работает следующим образом,

- В оперативный запоминающий блок 4 последовательного действия заносятся коэффициенты линеаризации для очередного преобразования. Во время преобра.зования сигнала устройством линеаризации на -вход блока 1 вычитания и суммирбвания от преобразователя параметр - число импульсов (не показан) поступает последовательность импульс-ов. В начале преобразования на выход блока 4 выдается код, соответствующий первому участку кусочнолинейной аппроксимации исходной нелинейности, осуществляемый.данным устройством. Этот код поступает на управляющие входы коммутатора 3. Он разрешает прохождение соответствующего числа импульсов, сформированных на Выходах счетчика 2, на входыблока 1 вычитания и суммирования. Это число импульсов добавляется к последовательности импульсов, от преобразователя параметр - число .импульсов или вычитается из нее На данном участке аппроксимации нелинейной характеристики. В результате на вход счетчика 2 поступает линеаризованная последовательность импульсов на данном участке аппроксимации. При поступлении на вход счетчика 2 определенного числа импульсов, соответствующего длине одного участка аппроксимации, на одном из разрядных выходов счетчика 2 вырабатывается импульс, который поступает на вход рыборки оперативного запоминающего блока 4 последовательного действия. При этом на выход блока 4 поступает код,, соответствующий следующему участку аппроксилвации, и работа устройства происходит аналогично работе на пер-вом участке аппроксимации.

Разрядный выход счетчика 2, к котрому подключен вход выборки блока 4, определяет длину участка аппроксимации, при этом длина участка в маештабе выходного параметра линеаризатора равна 2, где N - номер разряда счетчика 2f к которому подключен вход выборки блока 4.

На информационные входы коммутатора 3 (фиг, 2) поступают импульсы с выходов счетчика 2. По переходу разрядов счетчика 2 в единичное состояние дифференцирующие цепочки 7-12 вырабатывают импульсы, прохождение которых через элемент И 13-18 на входы элемента ИЛИ 19 и на первый вход коммутатора 3 определяется логическими уровнями на соответствующих управляющих Входах коммутатЬра, При этом число импульсов, которые проходят на первый выход коммутатора 3 за цикл счетчика 2, равно коду, поступающему на управляющие входы коммутатЬра 3. К одному из управляющих входов подключен вход буферногоусилителя 20i Уровень сигнала, поступающего с буферного усилителя 20 на второй выход коммутатора 3, определяет, будут ли выходные импульсы коммутатора добавляться к входной последовательности импульсов на блоке 1 вычитания и суммирования или будут запрещать прохождение соответствующего числа импульсов -входной последовательности.

Блок 1 вычитания и суммирования

(фиг. 3) работает следующим образом.

Перед началом работы необходимо установить триггер 23 в нулевое состояние. На вход блока 1, являющийся информационным входом устройства, поступает импульсная последовательность от преобразователи параметра в число импульсов, частота которой делится на два триггером 25 и поступает через элемент ИЛИ 26 на выход блока 1. При поступлении на первый вход блока 1 импульсов с .первого выхода комму-татора 3 триггер 24 устанавливается Б единичное состояние. Логическая единица, поступающая на вход триггера 23 с выхода триггера 24, разрешает переключение триггера

23в единичное состояние. При этом уровень логического нуля, поступаюий с инверсного выхода триггера 23 на вход триггера 24, сбрасывает триггер 24 в нулевое состояние. При этом

уровень логического нуля,поступающий с инверсного выхода триггера 23 на вход триггера 24., сбрасывает триггер

24в нулевое состояние. Сформированный на инверсном выходе триггера 23 импульс в течение периода входной частоты запрещает прохождение одного импульса с входа блока 1 через элеент И 21 на вход триггера 25. Логиеский уровень на втором входе блока 1 вычитания и суммирования определяет режим работы блока Если на втором входе логический нуль (режим Ьычитания), то сформированная на выходе триггера 25 импульсная после довательность через элемент ИЛИ 26 проходит на выход блока 1. сформированная на выходе блока 1последовательность соответствует вычитанию одного импульса из входной последовательности импульсов. Если на втором блоке 1 - логическая единица (режим сулялирования), то сформированный на прямом выходе триггера 23 импульс разрешает прохождение на выход элеента И 22 одного импульса входной последовательности. Сформированный таким.образом импульс с выхода элемента И 22 поступает на вход элемента ИЛИ 26 и добавляется к импульсной последовательности, сформированной на выходе триггера 25. Полученная юлпульсная последовательность постуает на выход блока 1. При отсутствии

импульсов на первом входе блока 1 Вычитания и суммирования независимо ох уровня сигнала на втором входе блока 1 импульсная последовательность, поступающая на информационный вход, проходит через элеменр И 21, делится 5 на два на триггере 25 и проходит на 1выход блока 1 через элемент ИЛИ 26,

Изобретение упрощает эксплуатацию устройства при замене измерительных

преобразователей в многоканальной измерительной системе.

Использование изобретения даст значительный.экономический эффект за счет удешевления устройства линеаризации против существующего, а -акже за счет устранения процесса записи коэффициентов линеаризации в постоянный запоминающий блок.

УСТРОЙСТВО ДЛЯ ЛИНЕАРИЗАЦИИ ХАРАКТЕРИСТИК ИЗМЕРИТЕЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ, содержащее блок вычитания и суммирования, счетчик и коммутатор. первый и второй выходы которого соединены соответственно с первьД4 и вторым входами блока вычитания и суммирования, третий вход которого явля ется входом аргумента устройства, а выход подключен к входу счетчика, подсоединенного разрядными выходами к соответствующим информационньм входам коммутатора, отличающееся .тем, что, с целью упрощения устройства, оно содержит оперативный запоминающий блок последовательного действия, вход выборки которого соединен с одним из разрядных выходов счетчика, выходы подключены к соответствующим управляющим входам коммутатора, а информационные входы яв- i ляются входами ввода коэффициентов линеаризации устройства.