Устройство для воспроизведения функции @ @ Советский патент 1983 года по МПК G06F7/548 

со

Изобретение относится к вычислительной технике и предназначено для воспроизведения в ЦВМ функций sin х.

Известно устройство для воспроизведения функций, в том числе sin х, содержащее входной регистр, первый и второй блоки памяти и сумматор 1.

В таком устройстве искомая функция f(x) воспроизводится по формуле:

f(x)-Y(x)Y((XnXr,), (Л

где Х{,х)п- значение старших t разрядов, старших разрядов m разрядов (гп) и младших п разрядов аргумента х (при этом ш + п - полная разрядность х);

Y(x)f(Xw)-onopHoe значение функции в точке Хт, хранящееся в первом блоке памяти;

Z(X( Х ОПОПравка, зависящая от I старших и п младших разрядов аргумента, хранящаяся во втором блоке памяти и усредненная для интервала

2(Xf x,)4tHXe X)-f(Xf) (2)

-f( + )-f(X,Hf-Hm),

гдеН,Нтл-величины интервалов изменения аргумента х, на которых значения 1 и m старших разрядов аргумента (Xj и х,,, соответственно) остаются неизменными.

Поправка z (Xf, Хц) на интервале Н принимается устредненной, независимой от средних т-1 разрядов аргумента (замораживается). В данном устройстве величина интервала Hf остается постоянной во всем диапазоне изменения аргумента.

Недостаток такого устройства при воспроизведении функции sin X заключается в ограниченной точности, вызываемой постоянством величины H.

Известно устройство для воспроизведения функций, содержащее входной регистр, первый и второй блоки памяти, сумматор, а также дополнительный блок памяти, в котором хранится вспомогательная 1-разрядная функция, определяющая величину переменного щага выборки поправок из второго блока памяти 2.

Недостатком данного устройства является его сложность из-за дополнительного блока памяти.

Наиболее близким по технической сущности к предлагаемому является устройство для воспроизведения функции sin х, содержащее входной регистр, состоящий из регистра старших разрядов и регистра младших разрядов, первый блок памяти, второй блок памяти, первые адресные входы которого подключены к выходам регистра младших разрядов, а вторые - к выходам стар ших разрядов первого блока памяти, а также последовательно включенные регистр

поправок и сумматор, причем адресные входы первого блока памяти подключены к выходам регистра старших разрядов, выходы этого блока - к вторым входам сумматора, а выходы второго блока памяти - к входам регистра поправок 3.

Однако известное устройство характеризуется недостаточной точностью. В нем реализуется переменный шаг Н для выбора поправки, но для функции sin х закон изменения величины шага как раз противос положен требуемому: длина шага сокращается в начале интервала (вблизи значения х 0), так как здесь фунция sin х, которая сама задает величину шага, меняется наиболее быстро; длина шага, наоборот, увеличивается в конце интервала,

0 вблизи значения х -у из-за медленного изменения функции sin х в этой области. При этом методическая погрешность уменьшается в начале интервала, где она при равномерном шаге и так мала, и увеличивается в конце, где она при равномерном щаге велика. В результате максимальная погрешность возрастает.

Цель изобретения - повышение точности воспроизведения фунции sin х за счет того, что величина переменного шага выQ бирается не в соответствии с функцией sinx, а в соответствии с функцией ()sin(x), выбираемой из тех же таблиц для инверсивного значения аргумента х (аргумент представлен таким образом, что единица разряда, расположенного слева

5 от старшего, соответствует )

Поставленная цель достигается тем,что в устройство для воспроизведения функции sinx, содержащее входной регистр, входы групп младщих и старщих разрядов ко0 торого являются информационными входами устройства, первый блок памяти и второй блок памяти, входы группы младщих разрядов адреса которого подключены к выходам группы младших разрядов входного регистра, а выходы группы старших

5 разрядов адреса- к выходам старших разрядов первого блока памяти, регистр поправок, выходы которого соединены с первой группой входов сумматора, введены элементы НЕ, четыре группы элементов И,

группа элементов ИЛИ и элемент задержки, причем выходы группы старщих разрядов входного регистра соединены с входами элементов НЕ и с первыми входами элементов И первой группы, выходы которых подключены к первым входам элемен5 тов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, первые и вторые входы которых подключены к выходам элементов НЕ группы и к первому управляющему выходу элемента задержки соответственно, второй управляющий выход которого соединен с вторыми входами элементов И первой группы и первыми входами элементов И третьей группы, вторые входы которых подключены к выходам первого блока памяти, выходы второго блока памяти соединены с входами элементов И четвертой группы, вторые входы которых подключены к первому управляющему выходу элемента задержки, а выходы - ко входам регистра поправки, выходы элементов И третьей группы соединены с второй группой входов сумматора, вход первого блока памяти соединен с выходами элементов ИЛИ группы. В данном устройстве поправка имеет вид: г 2(с05Х),,Х-п и вычисляется по формуле (2), только величина Н; в этом случае - его интервал изменения аргумента х, на котором старщих разрядов величины cosxm остаются неизменными. То обстоятельство, что поправка выбирается с использованием старших разрядов величины созхщ, обеспечивает желаемое изменение шага: шаг выбора поправки увеличивается в области малых значений х и уменьшается при приближении к х -. Методическая ошибка оказывается равномерной по всему диапазону значений х, и ее максимальная величина меньще чем в прототипе и при постоянном шаге. На чертеже представлена структурная схема устройства для воспроизведения функции sinx. Схема содержит входной регистр 1, состоящий из группы 2 старших разрядов и группы 3 младших разрядов, группу элементов НЕ 4, вторую группу 5 элементов И, группу 6 элементов ИЛИ, второй блок памяти 7, третью группу 8 элементов И, сумматор 9, первую группу 10 элементов И, первый блок памяти 11, четвертую группу 12 элементов И, регистр 13 поправок и элемент задержки 14. Элемент задержки в устройстве выполняет функцию блока управления. Устройство для воспроизведения функции sinx, работает следующим образом. Во входной регистр 1 заносится (т + п)разрядное значение х (в диапазоне 0-у):т старщих разрядов (х,) - в группу старших разрядов 2, п младших разрядов (х„)в группу младших разрядов. В блоке памяти 7 записаны опорные значения функции Y(Xtn) sinxTi, в блоке памяти 11 - значения поправок z (созх,) ,х„. При поступлении на вход- элемента 14 управляющего сигнала появляется сигнал на его первом выходе, который открывает группу 5 элементов И и группу 12 элементов И. При этом инвертированное значение старщих разрядов аргумента через элементы НЕ 4, первую группу 5 элементов И и группу 6 элементов ИЛИ поступает на адресные входы блока памяти 7, на выходах которого появляется опорное значение функции sin(x.m) cosxfl,. Старщие Р разрядов этой функции (значение (cosxm)) поступают на адресные входы блока памяти 11; туда же поступают младшие разряды аргумента х.,, из группы младших разрядов 3. На выходах блока памяти 11 формируется значение поправки z (со5Хт„) ,х, которая через открытую группу 12 элементов И поступает в регистр поправок 13, где запоминается. В следующем такте работы сигнал на первом выходе элемента 14 исчезает, и появляется сигнал на втором выходе, который отпирает группы 8 и 10 элементов И. При этом на адресные входы блока памяти 7 через группу 10 элементов И и группу эле.ментов ИЛИ поступает значение старших разрядов аргумента Xtn группы старших разрядов 2. На выходе блока памяти 7 появляется опорное значение функции sinx, которое в сумматоре 9 складывается с поправкой Z из регистра поправок 13, образуя искомое значение функции sinx. Сигнал на первом управляющем выходе элемента задержки повторяет сигнал на входе элемента задержки, сигнал на втором управляющем выходе формируется элементом задержки (время должно быть не меньше длительности входного сигнала). Предложенное техническое решение по сравнению с прототипом обеспечивает более высокую точность воспроизведения функции.

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ Smx, содержащее входной регистр, входы групп младших и старших разрядов которого являются информационными входами устройства, первый блок памяти и второй блок памяти, входы группы младших разрядов адреса которого подключены к выходам группы младших разрядов входного регистра, а входы группы старших разрядов адреса - к выходам старших разрядов первого блока памяти, регистр поправок, выходы которого соединены с первой группой входов сумматора, отличающееся тем,что, с целью повышения точности воспроизведения функции, в него введены элементы НЕ, четыре группы элементов И, группа элементов ИЛИ и элемент задержки, причем выходы группы старших разрядов входного регистра соединены с входами элементов НЕ и с первыми входами элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, первые и вторые входы которых подключены к выходам элементов НЕ группы и к первому управляющему выходу элемента задержки соответственно, второй управляющий выход которого соединен с вторыми входами элементов И первой группы и первыми входами элементов И третьей группы, вторые входы которых С подключены к выходам первого блока пао; с мяти, выходы второго блока памяти соединены с входами элементов И четвертой группы, вторые входы которых подключены к первому управляющему выходу элемента задержки, а выходы - ко входам регистра поправки, выходы элементов И третьей группы соединены с второй группой входов сумматора, вход первого блока о памяти соединен с выходами элементов ИЛИ о: группы.

8

/f

//

A/V

L

J -4

I

.и