Устройство для управления прерыванием программ Советский патент 1983 года по МПК G06F9/48 

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных системах, в том числе в управляющих машинах.

Известно устройство для управления прерыванием программ, содержащее схему сравнения, регистр прерывания, узел управления,кодирующую матрицу, элемент ИЛИ, счетчик времени 1.

Недостатком этого устройства являются значительные затраты времени на обработку прерываний, так как прерывание текуцдей программы происходит при каждом поступлении запроса на программу более высокого приоритета и при больщом числе уровней приоритетов число прерываний программ достаточно велико.

Наиболее близким к изобретению является устройство для управления прерыванием программ, содержащее схему сравнения, регистр прерываний, узел управления, группу регистров, кодирующую матрицу, счетчик времени, первый и второй элемент ИЛИ, причем входы регистра прерываний соединены с запросной группой входов устройства, а выходы- с группой входов узла управления, первая группа выходов которого подключена к соответствующим входам кодирующей матрицы, соединенной с адресным выходом устройства, вторая группа- с входами соответствующих регистров группы регистров, а третья- с входами первого элемента ИЛИ, выход которого соединен с первым входом схемы сравнения и первым входом счетчика, второй вход которого соединен с первым управляющим входом устройства, выход схемы сравнения соединен с первым отдельным входом узла управления, выходы регистров группы регистров соединены с входами второй схемы ИЛИ, выход которой соединен с вторым входом схемы сравнения 2.

Это устройство позволяет уменьщить число прерываний программы и сократить тем самым непроизводительные затраты мащинного времени на обработку прерываний. Однако, оно отличается определенной конструктивной сложностью.

Цель изобретения - экономия оборудования.

Эта цель достигается тем, что в устройстве, содержащем схему сравнения, регистр прерываний, блок регистров, щифратор, счетчик вре.мени, первый и второй элементы ИЛИ, узел управления, причем входы регистра прерываний соединены с запросной группой входов устройства, а выходыс группой входов узла управления, первая группа выходов которого подключена к соответствующим входам первого элемента ИЛИ и щифратора, выход которого соединен с адресным выходом устройства, вторая группа выходов узла управления соединена с входами блока регистров, выход первого элемента ИЛИ соединен с первым входом схемы сравнения и входом сброса счетчика времени, вход запуска которого

соединен с первым управляющим входом устройства, выход схемы сравнения соединен с первым входом узла управления, выходы блока регистров соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом схемы сравне0ния, выход счетчика времени соединен с третьим входом схемы сравнения, второй управляющий вход устройства соединен с вторым входом узла управления, а узел управления содержит две группы элеменс тов И, две группы триггеров, дешифратор, элемент И и четыре элемента ИЛИ, причем группа входов дешифратора соединена с группами входов узла и первого элемента ИЛИ, выход которого соединен с первыми входами элементов И первой группы и с

0 первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, вгорой вход которого соединен с вторым входом узла, первый вход которого соединен с первыми входами третье5 го и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевыми входами триггеров первой и второй групп, единичные выходы которых соединены соответственно с вторыми входами элементов И первой группы и первыми вхо0 дами элементов И второй группы, нулевые выходы триггеров первой группы соединены с соответствующими входами элемента И, выходы элементов И первой группы соединены с первой группой выходов узла, единичные входы триггеров

второй группы соединены с соответствующими выходами дещифратора, выходы элементов И второй группы соединены с единичными входами соответствующих триггеров первой группы и с соответQ ствующими входами четвертого элемента ИЛИ и входами второй группы входов узла, выход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и вторыми входами элементов И второй группы.

5 На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема узла управ ления.

Устройство содержит регистр прерываний 1, узел 2 управления, блок регистров 3, элемент ИЛИ 4, счетчик 5 вре.мени, схе му 6 сравнения, шифратор 7,элемент ИЛИ 8 и ЭВМ 9. Узел управления 2 содержит группу входов 10, узла управления, дешифратор 11, элемент ИЛИ 12. вторую группу триггеров 13, вторую группу эле ментов И 14, элемент ИЛИ 15. первую группу триггеров 16, первую группу э.юментов И 17, элемент И 18, элементы ИЛИ 19 и 20, первую группу выходов узла управления 21i- 21уп, вторую группу выходов узла управления , первый управляющий вход 23 узла управления, второй управляющий вход 24 узла управления.

Устройство работает следующим образом.

Сигналы прерывания, инициируемые запросами на включение программ высшего приоритета, поступают от ЭВМ 9 в регистр 1 прерываний. При поступлении сигнала прерывания в соответствующую ячейку регистра 1 хранящийся в ней код прерывания считывается на вход узла 2, соответствующий данному уровню приоритета. При поступлении кода прерывания из регистра 1 на узел 2 с выходов последнего выдается сигнал считывания в соответствующий регистр 3, хранящий величину максимального времени прерывания текущей программы. Значение величины максимального времени прерывания текущей программы поступает на регистр 3 через элемент ИЛИ 4 на вход схемы сравнения. На другой вход схемы 6 сравнения с выхода счетчика 5 времени, запускаемого ЭВМ 9 в момент включения программы в работу, поступают значения времени, затрачиваемого на выполнение текущей программы. Схема сравнения определяет необходимость прерывания текущей программы. С выхода схемы 6 сравнения сигнал поступает в узел 2, который выдает потенциальный сигнал прерывания на щифратор 7, по выходу, соответствующему уровню приоритета программы, инициировавшей сигнал прерывания на входе регистра 1. Одновременно потенциальный сигнал сброса с выхода узла 2 поступает через элемент ИЛИ 8 в счетчик 5 времени и схему б сравнения. Шифратор 7 по сигналу прерывания на узле 2 формирует код прерывания,поступающий в ЭВМ 9, которая осуществляет переход к выполнению программы высшего приоритета, инициировавшей сигнал прерывания.

Таким образом, при поступлении запроса на программу высшего приоритета во время выполнения текущей программы прерывания последней переход к выполнению программы высшего приоритета происходит только в том случае, если время обработки программы меньше максимального времени ее прерывания.

Узел управления работает следующим образом.

В исходном состоянии, в отсутствие выполнения программ, триггеры 13 и 16 находятся в нулевом состоянии, элемент И 18 открыт. Пусть на группу входов узла управления поступает код прерывания. В соответствии с этим кодом дешифратор 11 устанавливает соответствующий триггер 13 в единичное состояние. Сигнал с выхода элемента ИЛИ 12 через открытый элемент И 18, ИЛИ 20 открывает соответствующий элемент И 14, и на соответствующем выходе 22 узла управления с единичного выхода триггера 13 появляется потен; .аль0ный сигнал прерывания, поступающи;. г шифратор. Этот же сигнал устанавливасг в единичное состояние триггер 16, открывая соответствующий элемент И 17 и закрывая элемент И 18, а через элемент ИЛИ

5 15 устанавливает триггер 13 в нулевое состояние. Пусть во время выполнения текущей программы поступает код прерывания старшей по приоритету программы. В соответствии с этим кодом дешифратор 11 устанавливает соответствуюший триггер

0 13 в единичное состояние. Сигнал с выхода схемы ИЛИ 12 и открытый элемент И 17 появляется на соответствующем выходе 21 узла управления как сигнал считывания в соответствующий регистр 3. Если схема срав5нения определяет необходимость прерывания текущей программы, от нее на вход 24 узла управления поступает сигнал сравнения. Этот сигнал через элемент ИЛИ 20 открывает соответствующий элемент 1-1 14, а через элемент ИЛИ 20 и ИЛИ 19 уста0навливает соответствующий триггер 16 в нулевое состояние. С единичного выхода триггера 13 на соответствующем выходе 22 узла управления появляется потенциальный сигнал прерывания, поступающий в щифратор 7 и на элемент ИЛИ 8. Этот же сигнал устанавливает в единичное состояние триггер 16, открывая соответствующий элемент И 17, а через элемент ИЛИ 15 устанавливает триггер 13 в нулевое состояние. По окончании выполнения программы от ЭВМ на управляющий вход 23 поступает

0 сигнал окончания программы, который через элемент ИЛИ 15 и 19 устанавливает триггеры 13 и 16 в нулевое состояние.

Предложенное устройство позволяет

5 сократить непроизводственные затраты машинного времени на обработку прерываний. Использование новых связей в устройстве для управления прерыванием программ уменьшает общее число функциональных элементов в нем.

1l

21m

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ, содержащее схему сравнения, регистр прерываний, блок регистров, шифратор, счетчик времени, первый и второй элементы ИЛИ, узел управления, причем входы регистра прерываний соединены с запросной группой входов устройства, а выходы - с группой входов узла управления, первая группа выходов которого подключена к соответствующим входам первого элемента ИЛИ и шифратора, выход которого соединен с адресным выходом устройства, вторая группа выходов узла управления соединена с входами блока регистров, выход первого элемента ИЛИ соединен с первым входом схемы сравнения и входом сброса счетчика времени, вход запуска которого соединен с первым управляющим входом устройства, выход схемы сравнения соединен с первым входом узла управления, выходы блока регистров соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом схемы сравнения, отличающееся тем, что, с целью экономии оборудования, в устройстве выход счетчика времени соединен с третьим входом схемь сравнения, второй управляющий вход устройства соединен с вторым входом узла управления, а узел управления содержит две группы элементов И, две группы триггеров, дешифратор, элемент И и четыре элемента ИЛИ, причем группа входов дешифратора соединена с группами входов узла и первого элемента ИЛИ, выход которого соединен с первыми входами элементов И первой группы и с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом узла,первый вход которого соединен с первыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевыми входами триггеров первой и у. второй, групп, единичные выходы которых (Л соединены соответственно с вторыми входами элементов И первой группы и первыми входами элементов И второй группы, нулевые выходы триггеров первой группы соединены с соответствующими входами элемента И, выходы элементов И первой группы соединены первой группой выходов узла, единичное входы триггеров второй группы соедии; ны с соответствующими Ci выходами дешифратора, в ыходы элементов И второй группы соединены с единичными входами соответствующих триггеров первой группы и с соответствующими входами чет N вертого элемента ИЛИ и входами второй группы входов узла, выход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и вторыми входами элементов И второй группы.