Устройство управления сообщениями Советский патент 1983 года по МПК G06F9/50 

Изобретение относится к вычислительной технике, в частности к системам коллективного пользования и может быть использовано з системе обмена информацией. Характе эной чертой функционирования ряда автоматизированных систем управления (ДСУ) является прием, хранение и обработка сообщений. Решение этой задачи осуществляется, как правило, с помощью аппаратно-программных средств. Пре имущества внедрения в АСУ аппаратных средств управления сообщени ми очевидны. Однако основным недос татком существующих устройств обра ботки сообщений являются большие аппаратурные затраты, необходимые для их реализации. Известно устройство управления сообщениями, содержащее счетчик, дешифратор, элемент ИЛИ, блок памяти (каналЕл . Устройство позволяет управлят з сообщениями согласно дисциплине обслуживания первый пр и1ел - первый обслужен ij . Однако недостатком данного устройства являются большие аппаратур ные затраты, нeoбxoди ыe для его реализации. Это объясняется тем, что для управления считыванием соо щений используется кольцевой регистр сдвига, а для управления их записью - счетчик. Это приводит к тому, что один и тот адрес сообщения в блоке памяти интерпретируетс различными кодами Для приведения адресов данн1э1х к одинаковому представлению требуются дополнительные элементы. Наиболее 15лизким по технической сущности и достигаемому результату к изобретению является устройство управления ссзобщения.ми, содержащее элементы ИЛИ,, реверсивный счетчик, дешифратор, блок памяти, триггер, первый и второй элементы И, причем группа инфop aциoнныx входов устрой ства соединена с группой информационнЕлх входов блока памяти и с группой входов первого элемента ИЛИ выход которого подключен к счетному входу реверсивного счетчика, сбросо вый вход которого подключен к перво му входу третьего элемента ИЛИ и к выходу пятого элемента ИЛИ, а вычитающий вход - к управляющему входу обратной выборки устройства и к второму входу третьего элемента ИЛИ выход которого подключен к установо ному входу триггера, сбросовый вход которого подключен к первому входу первого элемента И, выход которого подключен к второму управляющему, выходу устройства и к первому входу пятого элемента ИЛИ, второй вход которого соединен с установочнЕлм входом устройства, нулевой выход тр гера подключен к первому входу второго элемента И, выход которого соединен с первым управляющим выходом устройства, группа информационных выходов блока памяти соединена с группой информационных выходов устройства. Устройство позволяет организовать управление сообщениями как в порядке их 1юступления, так и в обратном порядке я . Однако недостатком данного.устройства являются большие аппаратурные затраты, необходимые для его реализации. Целью изобретения является сокращение оборудования устройства. Поставленная цель достигае.тся тем, что Е устройство управления со-общениями, содержащее первый, второй третий элементы ИЛИ, первый счетчик, дешифратор, блок памяти, триггер, первый и второй элементЕз И, причем группа информационных входов устройства соединена с группой информацион ных входов блока памяти и с группой входов первого элемента ИЛИ, выход которого пот:ключен к cy л иpyющeмy входу первого счетчика, сбросовый вход которого подключен к первому входу второго элемента ИЛИ и к выходу третьего элемента ИЛИ, вычитающий вход первого счетчика соединен с вхо дом обратной выборки устройства и с вторым входом второго элемента ИЛИ выход которого подключен к установочному входу триггера, сбросовый вход которого подключен к выходу переполнения первого счетчика, единичный выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому сигнальному выходу устройства и к первому входу третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства, нулевой выход триггера подключен к пер вому второго элемента И, выход которого соединен с вторым сигнальным выходом устройства, группа информациоЕШых выходов блока памяти соединена с группой информационных выходов устройства, введены второй счетчик, кочмутатор, схема сравнения, четвертый и пятый элементы ИЛИ, причем первый вход четвертого элемента ИЛИ подключен к управляющему входу записи блока памяти и к выходу первого элемента ИЛИ, второй вход четвертого элемента ИЛИ подключен к первому входу пятого элемента ИЛИ и к входу обратной выборки устройства, выход четвертого элемента ИЛИ ; .соединен с первым управляющим входом коммутатора, первая группа входов которого соединена с первой груп-пой входов схемы сравнения и с группой выходов первого счетчика, вторая группа входов коммутатора соеди йена с второй группой входов схемы сравнения и с группой выходов второго счетчика, группа выходов коммутатора соединена с группой входов дешифратора, группа выходов которого соединена с группой адресных входов блока памяти, управляющий вход чтения которого подключен к выходу пятого элемента ИЛИ, второй вход которого соединен с вторым управляющим входом коммутатора, с суммирующим входом второго счетчика и с входом прямой выборки устройства, сбросов,1й вход второго счетчика подключен к выходу третьего элемента ИЛИ, выход переполнения второго счетчика соединен с третьим входом третьего элемента ИЛИ, выход схемы сравнения подключен к вторым входам первого и второго элементов И.

Функциональная схема устройства управления сообщениями приведена на чертеже.

Устройство содержит элемент ИЛИ счетчики 2 и 3, элемент ИЛИ 4, коммутатор 5, схему б сравнения, элемент ИЛИ 7, дешифратор 8, триггер 9, первый 10 и второй 11 элементы И блок 12 памяти, элементы ИЛИ 13 и 14, Группу информационных входов 15 устройства, входы обратной 16 и прямой 17 выборки устройства, установочный вход 18 устройства, группу информационных выходов 19 устрой ства, сигнальные выходы 20 и 21 устройства.

Устройство работает следующим образом.

В исходном состоянии устройство сброшено сигналом начальной установ ки по входу 18. При этом состояние счетчика 2 и счетчика 3 нулевое. Триггер 9 установлен в единичное со тояние, создавая условие для выработки сигнала Очередь свободна по выходу 21 устройства.

Код сообщения поступает в устрой ство по группе информационных входов 15, соединенной со входами элемента ИЛИ 1 и группой информационны входов блока 12 памяти. С выхода ИЛ 1 сигнал поступает на управляющий вход записи блока памяти 18, счетный вход счетчика 2 и первый вход элемента ИЛИ 4. С выхода элемента ИЛИ 4 сигнал поступает на первый управляющий вход коммутатора 5 и подключает выход счетчика 2 к входу дешифратора адреса 8, который формирует адресные сигналы для записи поступившего кода сообщения в очередную свободную ячейку блока 12 памяти. Код счетчика 2 после записи поступивидего сообщения увеличивается на единицу. Таким образом, код счетчика 2 всетда определяет адрес очередной свободной ячейки очереди.

После записи очередного кода сообщения в последнюю ячейку блока 12 памяти происходит переполнение счетчика 2 и сигнал переполнения с его выхода сбрасывает в нулевое состояние триггер 9, создавая условие для элемента И 11 выработки сигнала Очередь заполнена.

0

При появлении сигналов выборки в том или ином направлении показания счетчиков 2 и 3 соответственно изменяются, исчезает сигнал Равно с выхода схемы 6 сравнения и сигнал Очередь заполнена.

5

Предположим, что начали поступать только сигналы выборки в направлении обратном поступлению, на вход 16. По этому сигналу происходит установка в единичное состояние тригге0ра 9 через элемент ИЛИ 7 для снятия условия Очередь заполнена, уменьшение на единицу показания счет чика 2. Так определяется адрес ячейки очереди, которая выделена очеред5ному поступившему сообщению. Кроме того, сигнал выборки проходит через элемент ИЛИ 4 для управления коммутатором 5 и через элемент ИЛИ 13 для формирования управляющего сиг0нала чтения из блока 12 памяти. Считанный код сообщения поступает на группу информационных выходов устройства -19.

5

Когда очередь будет исчерпана сиг налами выборки в обратном направлении, поступающими на вход 16 устройства, счетчик 2 обнуляется, что приводит к равенству состояний счетчиков 2 и 3. Это в свою очередь при0водит к возникновению сигнала на выходе схемы 6 сравнения и далее через э;:емент И 10 на выходе 21 в качестве сигнала Очередь свободна.

В случае поступления параллельно

5 сигналов выборки на управляющий вход 17, считывающих сообщения в порядке их поступления в устройство, освобождение очереди происходит раньше. Сигнал Очередь свободна через

0 элемент ИЛИ 14 поступает на начальную установку устройства.

Предположим, что после заполнения очереди начинают поступать только сигналы выборки в прямом направлении.

5 Первый сигнал поступает на второй управляющий вход коммутатора 5 и подключает выход счетчика 3 к дешифратору 8, который формирует адресный сигнал чтения кода сообщения из

0 блока 12 памяти. Кроме этого, сигнал выборки через элемент ИЛИ 13 формирует управляющий сигнал чтения для блока 12 памяти. После чтения кода сообщения содержимое счетчика 3 увеличивается на единицу. Таким образом.

5

показания счетчика 3 всегда определяют адрес ячейки, которая читается по следующему сигналу выборки .

При выборке из последней ячейки очереди происходит переполнение счетчика 3. Сигнал переполнения через элемент ИЛИ 7 устанавливает в состояние 1 триггер 9. Одновременно сравнение показаний счетчиков приводит к выборке сигнала Очередь свободна.

При отсутствии сигнала Очередь заполнена возможен прием новых кодов сообщений в очередь по адресу, определяемому показанием счетчика 2. Если заполнение свободных мест в очереди происходит с первой ячейки, то при наличии занятых яче во всех остальных старших адресах возможна ситуация переполнения оче реди по равенству показаний счетчиков, предварительно подготовленная сигналом переполнения счетчика Если происходит заполнение ячеек.

освободившихся под действием сигнала выборки в направлении, обратном поступлению, и при имевшихся сигналах выборки в прямом направлении

ненулевое показание счетчика 3 , сигнал Очередь заполнена не вырабатывается после записи в последнюю ячейку блока 12 памяти, а происходит циклический переход записи сообщения в начало очереди.

Применение изобретения позволяет сократить аппаратурные затраты, необходимые для реализации устройства. Управление считыванием сообщений в поря,дке их поступления в устройство осуществляется с помощью счетчика. Это приводит к тому, что один и тот же адрес сообщения в блоке памяти интерпретируется одинаковыми кодами, хранящимися в счетчике и реверсивном счетчике. Поэтом не требуется дополнительных элементой для приведения адресов данных к одинаковому представлению.

16

16 17

УСТРОЙСТВО УПРАВЛЕНИЯ СООБЩЕНИЯМИ, содержащее первый, второй и третий элементы ИЛИ, первый счетчик, дешифратор, блок , триггер, первый и второй э.1ементы И, причем группа информационных входов устройства соединена с группой информационных Ёходов блока памяти и с группой входов первого элемента ИЛИ, выход которого подключен к суммирующему входу первого счетчика, сбросовый вход которого подключен к первому входу второго элемента ИЛИ и к выходу третьего элемента ИЛИ, вычитающий вход первого счетчика соединен с входом обратной выборки устройства и с вторым входом второго эле элемента ИЛИ, выход которого подключен к установочному входу триггера, сбросовый вход которого подключен к выходу переполнения первого счетчика, единичный выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому сигнальному выходу устройства и к первому входу третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства, нулевой выход триггера подключен к первому входу второго элемента И, выход которого соединен с вторым сигнальным выходом устройства, группа информационных выходов блока памяти соединена с - руппой информационных выходов устройства, отличающееся тем, что, с целью сокращения оборудования, устройство содержит второй счетчик, коммутатор, схему сравнения, четвертый и пятый элементы 11ЛИ, причем первый вход четвертого элемента ИЛИ подключен к управляющему входу записи блока памяти и к выходу.первого элемента ИЛИ, второй вход четвертого элемента ИЛИ подключен к первому входу пятого элемента ИЛИ и к входу обратной выборки устройства, выход четвертого элемента ИЛ1 сое5 динен с первым управляющим входом коммутатора, первая группа входов которого соединена с первой группой входов схемы сравнения и с группой выходов первого счетчика, вторая группа входов кoм тyтaтopa соединена с второй группой входов схемы сравнения и с группой выходов второго счетчика, группа выходов коммутатора соединена с группой входов дешифратора, группа выходов которого соединена с группой адресных входов блока памяти, управляющий вход чтения которого подключен к выходу пятого элемента ИЛИ, второй вход которого соединен с вторым управляю4: щим входом коммутатора, с сумлтрующим входом второго счетчика и с входом прямой выборки устройства, сбросовый вход второго счетчика подключен к выходу третьего элемента ИЛИ, выход переполнения второго счетчика соединен с третьим входом третьего элемента ИЛИ,.выход схемы сравнения подключен к вторым входам первого и второго элементов и.