Программируемый контроллер Советский патент 1992 года по МПК G05B19/18 

многоканальных коммутаторов, управляемых программным счетчиком, могут работать со сдвигом по времени на половину цикла: когда первый блок участвует в обмене данными, второй работает с блоком логической обработки и наоборот. Время, отводимое для обмена данными, может достигать времени обработки программы без снижения быстродействия контроллера, а

так как объем памяти данных во много раз меньше обьема памяти программы, то частота передачи данных при обмене может быть невысокой по сравнению с частотой смены адресов программной памяти. Это позволяет при повышении быстродействия избежать снижения помехоустойчивости 10-11-5-3, 10-11-12-9-5-3, 10-11-13, 11- 14-6-4,11-7-8-6,11-1-2-1 7 ил

Изобретение касается циклового программного управления производственным Зрёъент улроЗ/грнил оборудованием. Цель изобретения - повышение быстродействия программируемого контроллера за счет совмещения во времени режимов обмена данными и их логической обработки. Программируемый контроллер содержит мультиплексор 1, блок 2 формирования выходных сигналов, первый 3 и второй 4 блоки памяти данных, первый 5 и второй 6 многоканальные коммутаторы, дешифратор 7 с подключенным к некоторым его выходам элементом ИЛИ 8, блок 9 логической обработки, генератор 10 импульсов, программный счетчик 11, блок 12 памяти программы, формирователь 13 импульсов. Новым в контроллере является наличие двух блоков памяти данных, которые с помощью двух (Л С 2 о о

Изобретение относится к управляющим системам с программным управлением и может быть использовано для логического управления станками и автоматическими линиями.

Известен программируемый контролер, содержащий мультиплексор, информационные входы которого подключены к датчикам объекта управления, блок формирования выходных сигналов, блок памяти данных (второе запоминающее устройство), блок логической обработки (вычислительынй блок) генератор импульсов, программный счетч .к и блок памяти программы (первое запоминающее устройство). Подключенный к генератору импульсов программный счетчик непрерывно циклически считывает программу, записанную предварительно в блоке памяти программы. На каждом шаге считывания программы возникающий на соответствующих выходах блока памяти программы код операции поступает в блок логической обработки и определяет выполняемую им операцию. При этом входные сигналы поступают в блок логической обработки из блока памяти данных, а результаты логических операций направляются непосредственно в блок формирования выходных сигналов.

Недостатком известного программируемого контроллера является ограниченность его функциональных возможностей в отношении сложности обрабатываемых логических зависимостей, обусловленная отсутствием у него средств для использования в качестве входных сигналов блока логической обработки тех результатов логических операций, которые направляются в блок формирования выходных сигналов.

Наиболее близким к изобретению является программируемый контроллер, который содержит мультиплексор, блок формирования выходных сигналов, дешифратор, элемент ИЛИ, генератор импульсов, программный счетчик, блок памяти программы, блок логической обработки, многоканальный коммутатор, блок памяти данных, Кроме того, известный программируемый контроллер содержит триггер и адресный счетчик, разрядные выходы которого соединены с адресными входами мультиплексора, блок формирования выходных сигналов и дешифратора Триггер, подключенный к выходам переполнения обоих сче1чиков, управляет их поочередной работой и одновременно переключает многоканальный коммутатор, который переводит блок памяти данных либо в режим обмена данными с мультиплексоров и блоков дзр- мирования выходных сигналов, либо d режим

работы с блоком логической обработки.

Недостатком известного программируемого контроллера является ограниченное быстродействие, что видно из следующего Цикл работы программируемого контроллера состоит из двух частей обмен данными между блоком памяти данных и мультиплексором и блоком формирования выходных сигналов и логическая обработка данных по командам блока памяти программы

Для достижения большего быстродействия программируемого контролера должно быть сокращено время цикла его работы не только за счет ускорения логической обработки, но и за счет ускорения обмена данными. Последнее достигается путем повышения частоты передачи данных Между тем, линии передачи между блоком памяти данных и мультиплексором и блоком формирования выходных сигналов в программируемом контроллере наиболее протяженны и уязвимы в отношении помех Повышение частоты передачи данных снижает помехоустойчивость этих линий.

Цель изобретения состой г в повышении

быстродействия программируемого контроллера за счет совмещения во времени режимов обмена данными их логической обработки.

Указанная цель достигается тем, что в

программируемый контроллер, содержащий мультиплексор, информационные входы которого подключены к датчикам объекта управления, дешифратор, соответствующие выходы которого соединены с входами элемента ИЛИ, генератор импульсов, первый тактовый выход которою подключен к счетному входу программного счетчика, выходы которого соединены с соответствующими адресными входами блока памяти программы, выходы кода операций которого соединены с соответствующими входами блока логической обработки, вход разрешения выборки блока памяти программы соединен со вторым тактовым выходом генератора импульсов, первый многоканальный коммутатор, первый вход первой группы информационных входов которого соединен с третьим тактовым выходом генератора импульсов, второй вход первой группы информационных входов подключен к управляющему выходу блока логической обработки, остальные входы первой гурппы информационных входов соединены соответственно с выходами адреса данных блока памяти программы, первый информационный вход-выход первого многоканального комму- татоа подключен к информационному входу- выходу блока логической обработки, второй вход второй группы информационных входов первого многоканального коммутатора подключен к управляющему входу мультиплексора и к выходу элемента ИЛИ, остальные входы второй группы информационных входов, кроме того, подключены соответственно к адресным входам блока формирования выходных сигналов и к группе соответствующих разрядных выходов программного счетчика, второй информационный вход-выход первого многоканального коммутатора соединен с выходом мультиплексора и входом блока формирования выходных сигналов, выходы первого многоканального коммутатора подключены соответственно к адресным входам, входу управления записью-чтением и разрешением выборки первого блока памяти данных, вход и выход данных которого соединены с третьим информационным входом-выходом первого многоканального коммутатора, управляющий вход которого подключен к выходу переполнения программного счетчика, четвертый тактовый вход генератора импульсов соединен с тактовым входом блока логической обработки, введены формирователь импульсов, инвертор, второй многоканальный коммутатор и второй блок памяти данных, причем управляющий вход второго многоканального коммутатора соединен с выходом инвертора, вход которого подключен к управляющему входу первого многоканального коммутатора, первая группа

информационных входов, второго многоканального коммутатора подключена соответственно к первой группе информационных входов первого многоканального коммута- 5 тора, выходы второго многоканального коммутатора подключены соответственно к адресным входам, входу управления записью-чтением и входу разрешения выборки второго блока памяти данных, вход и

0 выход данных которого соединен с третьим информационным входом-выходом второго многоканального коммутатора, первый и второй информационные входы-выходы которого соединены соответственно с первым

5 и вторым информационными входами-выходами первого многоканального коммутатора, вторая группа информационных входов которого соединена соответственно со второй группой информационных входов вто0 рого многоканального коммутатора, первый вход второй группы информационных входов первою и второго многоканальных коммутаторов подключен к выходу формирователя импульсов, входы запуска которого соединены

5 с соответствующими выходами программного счетчика, соответствующий выход которого соединен также с тактовым входом блока формирования выходных сигналов.

В представленном программируемом

0 контроллере два блока памяти данных работают со сдвигом по времени между собой на половину цикла; когда первый блок участвует в обмене данными, второй работает с блоком логической обработки, и наоборот.

5 При этом нет перерывов в работе блока памяти программы и блока логической обработки: только чередуются блоки памяти данных, с которыми они работают. Время, отводимое для обмена данными, здесь мо0 жет достигаться времени обработки программы без уменьшения быстродействия контроллера. А так как объем памяти данных существенно (во много раз) меньше объема памяти программы, то частота передачи

5 данных может оставаться достаточно низкой для сохранения помехоустойчивости.

На фиг.1 представлена функциональная схема контроллера; на фиг.2 - функциональ-(

0 ная схема блока формирования выходных сигналов; на фиг.З -функциональная схема многоканального коммутатора; на фиг.4 - функциональная схема блока логической обработки; на фиг.5 - функциональная схема

5 генератора импульсов; на фиг.6 - циклограмма работы генератора импульсов; на фиг.7 - циклограмма работы блоков памяти данных в режиме обмена данными с мультиплексором и блоком формирования выходных сигналов.

Программируемый контроллер содержит мультиплексор 1, блок 2 формирования выходных сигналов, первый 3 и второй 4 блоки памяти данных, первый 5 и второй 6 многоканальные коммутаторы, дешифратор

7с подключенным к некоторым его выходам элементом ИЛИ 8, блок 9 логической обработки, генератор 10 импульсов, программный счетчик 11, блок 12 памяти программы с выходами кода операций (О0...0к) и адреса данных (О.к+1...0.к-н+(п-т)), формирователь 13 импульсов, инвертор 14.

Блок 2 формирования выходных сигналов (фиг.2) содержит дешифратор 16 и набор D-триггеров 17 по числу выходов блока. Входы С триггеров соединены с соответствующими выходами дешифратора, а входы D соединены параллельно и выведены как информационный вход 18 блока. Управляющим (тактовым) входом 19 служит старший адресный разряд дешифратора 16. Блоки 3 и 4 памяти данных идентичны друг другу.

На фиг.З показан пример реализации многоканальных коммутаторов 5 и 6, идентичных друг другу Каждый многоканальный коммутатор содержит однонаправленный перек эчатель 20, двунаправленный одно- канал переключатель 21 и инвертор 22

8число каналов многоканального переключателя 20 входит ряд каналов с выходами 23 и информационными входами 24 и 25, отдельный канал с выходом 26 и информационными входами 27 и 28 и другой отдельный канал с выходами 29 и информационными входами 30 и 31. Входы 25, 28 и 31 образуют первую группу информационных входов, в которой вход 31 является первым, а вход 28 - вторым информационными входами. Входы 24, 27 и 30 образуют вторую группу информационных входов, в которой вход 30 является первым, а вход 27- вторым информационными входами Двунаправленный переключатель 21 имеет третий вход-выход 32, второй вход-выход 33 и первый вход-выход 34. Управляющий вход 35 многоканального коммутатора соединен при участии инвертора 22 с управляющими входами переключателей 20 и 21. При единичном сигнале на управляющем входе 35 выходы переключателя 20 соединены с соответствующими входами первой группы информационных входов, а третий вход-выход 32 перключателя 21 соединен с первым входом-выходом 34; при нулевом сигнале на входе 35 выходы переключателя 20 соединены с соответствующими входами второй группы информационных входов, а третий вход-выход 32 переключателя 21 соединен с вторым входом-выходом 33.

На фиг.4 показан пример реализации блока 9 логической обработки. Он содержит ключи 36, 37, 38 и 39, D-триггер 40, выполняющий фукнцию регистра-аккумулятора

результатов логической обработки, элемент И 4 I, элемент ИЛ И 42 и элемент ИЛ И-НЕ 43 Один из входов последнего через инвертор 44 соединен с тактовым входом 45 блока 9 Каждый из управляющий входов 46, 47, 48 и

0 49 блока 9 соединен с управляющим входом одного из ключей 36, 37, 38 и 39 Вход 46, кроме того, соединен с вторым входом элемента 43 и непосредственно с управляющим выходом 50 блока 9. Выходы ключей 37,

5 38 и 39 соединены параллельно и присоединены к входу D триггера 40

К выходу последнего присоединены параллельно первые входы элемента И 41 и элемента ИЛИ 42 Информационный вход

0 ключа 37, вторые входы элементов 41 и 42 и выход ключа 36 соединены параллельно и образуют информационный вход-выход 51 блока 9.

На фиг 5 показан пример реализации

5 генератора 10 импульсов Он содержи генератор 52 такювых импульсов, счетчик- распределитель 53 импульсов и два RS-триггера 54 и 55 Выход О счетчика-распределителя 53 является первым тактовым

0 выходом 56, а выходы С1, С2 и СЗ счетчика 10 являются соответственно вторым, третьим и четвертым тактовым выходами

Информационные входы мультиплексора 1 подключены к датчикам, а выходы блока

5 2 формирования выходных сигналов - к исполнительным элементам объекта управления. К первому тактовому выходу генератора 10 подключен счетный вход программного счетчика 11, выходы которого со0 единены с соответствующими адерсными входами блока 12 памяти программы Выходы кода операций последнего (Q0 О.к) соединены с соответствующими управляющими входами (46, 47, 48 и 49) блока 9 логической

5 обработки. Вход разрешения выборки блока 12 соединен с вторым тактовым выходом (С1) генератора 10 Первый вход 31 первой группы информационных входов каждого многоканального коммутатора соединен с третьим

0 тактовым выходом С2 генератора 10 импульсов. Второй вход 28 первой группы информационных входов каждого многоканального переключателя подключен к управляющему выходу 50 блока 9 логической обработки. Ос5 тальные входы 25 первой группы информационных входов каждого многоканального коммутатора соединен соответственно с выходами адреса данных (Ок+1..,0.к+1+(п-т) блока памяти программы Первый информационный вход-выход 34 каждого многоканального

коммутатора подключен к информационному входу-выходу 51 блока 9 логической обработки. Первый вход 30 второй группы информационных входов каждого многоканального коммутатора подключен к инверсному выходу формирователя 13 импульсов, входы запуска которого D и С соединены с соответствующими выходами Qm-i и Qm-2 программного счетчика 11. Второй вход 27 второй группы информационных входов каждого многоканального коммутатора подключен к управляющему входу мультиплексора и к выходу элемента ИЛИ. Остальные входы 24 второй группы информационных входов каждого многоканального коммутатора подключены соответственно к адресным входам мультиплексора, к адресным входам дешифратора, адресным входам блока 2 формирова- ния выходных сигналов и к группе соответствующих разрядных выходов (Qm ..Qn) программного счетчика 11. Второй информационный вход-выход 33 каждого многоканального коммутатора соединен с выходом мультиплексора и входом блока 2, Выходы 23, 26 и 29 первого 5 и второго б многоканальных коммутаторов подключены соответственно к адресным входам, входам управления записью-считыванием и разрешения выборки первого 3 и второго4 блоков памяти данных. Входы и выходы данных блоков 3 и 4 соединены соответственно с третьим входами-выходами 32 многоканальных коммутаторов 5 и 6. Управляющий вход 35 первого многоканального коммутатора подключен к выходу переполнения Qn+i программного счетчика. Управляющий вход 35 второго многоканального коммутатора подключен к выходу инвертора 14, вход которого соединен с управляющим входом первого многоканального коммутатора. Тактовый вход 19 блока 2 подключен к соответствующему разрядному выходу Qm-1 программного счетчика.

Программируемый контроллер работает следующим образом.

Генератор 52 вырабатывает непрерывную равномерную последовательность тактовых импульсов, которые поступают на счетный вход сметчика-распределителя 53. С выхода 56 генератора 10 счетные импульсы поступают на счетный вход программного счетчика 11. Непрерывно изменяющийся параллельный двоичный код с разрядных выходов Q0...Qn программного счетчика поступает на адресные входы блока 12 памяти программы и производит циклическое считывание (сканирование) хранящейся в этом блоке информации, записанной предварительно при программировании Информация записана и считывается в виде слов, образующихся на параллельных выходах

блока 12 при каждом знамен и числа на его адресных входах, т.е. при каждом шаге программы. Каждое слсшо состоит из двух частей: код операции и адрес данных, которые 5 считываются с соответствующих частей параллельных выходов блока памяти программы, В описываевмом упрощенном примере реализации программируемого контроллера код операции поступает в блок 9 логиче0 ской обработки в виде логической единицы на одном из его управляющих входов 4G, 47, 48 v 4Э (при логических нулях на остальных из этих входов). Поступившая на одни из управляющих входов логическая единица

5 означает команду на выполнение блоком 9 следующих определенных действий, а именно (применительно к показанному -;а фиг.4 простейшему примеру реализации блока логической обработки):

0 единица на входе 47 - запись в аккумуляторе 40 текущего значения данных, поступающих с входа-выхода 51;

единица на входе 48 - запись в аккумулятор 40 результата логической операции /1

5 текущего значения данных с результатом предыдущей операции;

единица на входе 49 - запись в аккуму- лягоре 40 результата логической операции ИЛИ текущего значения данных с реаультс 0 том предыдущей опреации;

единица на входе 46- вывод резул а га предыдущей операции я а вход-выход 5

Запись текущего значения данных и результатов логических операций в аккуму/.я5 тор 40 производится с помощью синхроимпульсов СЗ, поступающих на вход 45 блока 9 от генератора 10. При выводе результата от блока 9 запись в аккумулятор исключается с помощью элемента ИЛ1/1-НЕ

0 43, используемого в качестве ключа, запираемого логической единицей на входе 46. Уровень логического сигнала с входа 46 непосредственно поступает на управляющий выход 50, где означает признак данных, а

5 именно: погический ноль -данные, подлежа щие логической обработке в блоке 9 (операнды); логическая единица - выводимые из блока 9 результата логической оораоотхч. Блок 9 работает с первым и вторым

0 блоками памяти данных поочередно. Очередность задается разрядом Qn-и переполнения программного счетчика 11, сигнал с которого управляет первым и вторым многоканальным коммутаторами. При нуле на яы5 ходе с блоком 9 работает второй блок 4 памяти данных, а первый блок 3 участвует в обмене данными с мультиплексором и блоком формирования выходных сигналов, При единице на выходе Оп+1, с блоком 9 ет первый блок памяти данных, а второй

участвует в обмене данными с мультиплексором и блоком формирования выходных сигналов. В обоих случаях блок 12 совершает полный цикл сканирования, Считываемый при каждом очередном шаге программы адрес данных поступает через соответствующий многоканальный коммутатор на адресные входы того блока памяти данных, который в этом цикле работает с блоком 9, Одновременно сигнал с выхода 50 блока 9 через тот же многоканальный коммутатор поступает на выход управления записью-считыванием этого блока памяти данных и определяет его режим: при логическом нуле значение сигнала считывается из памяти данных и направляется через многоканальный коммутатор в блок 9 для логической обработки в соответствии с кодом операции на данном шаге программы, при логической единице результат предыдущей логической обработки из блока 9 записывается в память данных

Синхронизация совместной работы блока 12 памяти программы, блоков 3 и 4 памяти данных и блока 9 логической обра- ботк. обеспечивается синхроимпульсами С1, С2 и СЗ, вырабатываемыми генератором 10 по циклограмме, показанной на фиг,б, Синхроимпульсы С1 и С2 образуются на выходах триггеров 54 и 55 (фиг.б), установочные входы которых подключены к выходам счетчика-распределителя 53 в соответствии с циклограммой. Синхроимпульс СЗ образуется непосредственно на одном из выходов счетчика-распределителя 53,s

На адресные входы мультиплексора 1, блока 2 формирования выходных сигналов и дешифратора 7 поступает непрерывно изменяющийся параллельный двоичный код со старших разрядных выходов Qm.,.Qn программного счетчика 11. Число разрядов этого кода совпадает с числом разрядов адресов данных в параллельных выходах блока программы. Это число на несколько разрядов меньше полного объема Qo..,Qn счетчика 11, так как объем памяти данных программируемого контроллера в несколько раз меньше объема памяти программы.

Поступающий на адресные входы мультиплексора 1 очередной адрес вызывает соединение одного из входов ХО...ХР с его выходом 15, но при условии, что данный адрес предусмотрен коммутацией выходов дешифратора 7 с входами элемента ИЛИ 8 и с выхода последнего единичный сигнал поступает на управляющий вход V блока 1. В противном случае выход 15 находится в третьем состоянии, т.е. полностью изолирован от любых сигналов со стороны блока 1.

Адресный код со старших разрядных выходов счетчика 11 через соответствующий многоканальный коммутатор поступает также на адресные входы того блока памяти

данных, который в текущем цикле участвует в обмене данными. Когда этот адрес совпадает с одним из адресов, выделенных дешифратором 7 для мультиплексора, единичный сигнал с выхода элемента ИЛИ

0 8 через тот же многоканальный коммутатор поступает на вход управления записью-считыванием блока памяти данных и переводит его в режим записи; в других случаях он остается в режие считывания. Таким обра5 зом, сигналы с выхода 15 блока 1 записываются поочередно в обоих блоках памяти данных. В тех случаях, когда очередной блок памяти данных при обмене данными работает в режиме считывания, данные с его

0 выхода при соответствующих адресах через многоканальный коммутатор поступают на информационный вход 18 блока 2 и фиксируются по тем же адресам в соответствующих D-триггерах 17 сигналами с выходов

5 дешифратора 16. В период изменения содержимого разрядов Qm...Qn счетчика 11 от нуля до максимума происходит полный цикл обмена данными очередного блока памяти данных с мультиплексором и блоком форми0 рования выходных сигналов: все сигналы датчиков записываются по тем же адресам в память данных и все выходные сигналы из памяти данных фиксируются по своим адресам в олоке 2.

5 Синхронизация совместной работы блоков памяти данных, мультиплексора, блока формриования выходных сигналов и программного счетчика 11 обеспечиваются синхроимпульсами С4 и С5 в соответствии с

0 циклограммой, показанной на фиг,7. Синхроимпульс С4 вырабатывается формирователем 13 импульсов из сигналов разрядов Qm-2 и Qm-1 счетчика 11, а в качестве синхроимпульса С5 используется сигнал разря5 да Qm-1

После окончания обмена данными очередной блок памяти данных переходит на работу с блоком логической обработки, снабжая его свежими входными данными и

0 воспринимая от него новые результаты логической обработки, после чего вновь совершает обмен данными, выдавая блоку 2 новые выходные данные и освежая свой запас входных данных.

5В цикле логической обработки данных

в качестве операндов могут быть использованы любые данные, записанные в блоках памяти данных, т.е. не только сигналы мультиплексора, но и результаты всех логических опеяаций, в том числе и предназначенные

для выдачи объекту управления через блок 2 формирования выходных сигналов.

Формула изобретения

Программируемый контроллер, содержащий мультиплексор, информационные входы которого подключены к датчикам объекта управления, дешифратор, соответствующие выходы которого соединены с входами элемента ИЛИ, генератор импульсов, первый тактовый выход которого подключен к счетному входу программного счетчика, выходы которого соединены с соответствующими адресными входами блока памяти программы, выходы кода операций которого соединены с соответствующими управляющими входами блока логической обработки, вход разрешения выборки блока памяти программы соединен с вторым так- товым выходом генератора импульсов, первый многоканальный коммутатор, первый вход первой группы информационных входов которого соединен с третьим тактовым выходом генератора импульсов, второй вход первой группы информационных входов подключен к управляющему выходу блока логической обработки, остальные входы первой группы информационных входов соединены соответственно с выходами адреса данных блока памяти программы, первый информационный вход-выход первого многоканального коммутатора подключен к информационному входу-выходу блока логической обработки, второй вход второй группы информационных входов первого многоканального коммутатора подключен к управляющему входу мультиплексора и к выходу элемента ИЛИ, остальные входы второй группы информационных входов, кроме первого, подключены соответственно к адресным входам мультиплексора, адресным входам блока формирования выходных сигналов и к группе соответствующих разрядных выходов программного счетчика, второй информационный вход-выход первого многоканального коммутатора соединен с выходом мультиплексора и входом блока формирования выходных сигналов, выходы первого многоканального коммутатора под-

ключены соответственно к адресным входам, входу управления записью-чтением и разрешения выборки первого блока памяти данных, вход и выход данных которого соединены с третьим информационным входом-выходом первого многоканального коммутатора, управляющий вход которого подключен к выходу переполнения программного счетчика, четвертый тактовый выход генератора импульсов соединен с тактовым входом блока логической обработки, отличающийся тем, что, с целью повышения быстродействия, в программируемый контроллер введены формирователь импульсов, инвертор, второй многоканальный коммутатор и второй блок памяти данных, причем управляющий вход второго многоканального коммутатора соединен с выходом инвертора, вход которого подключен к управляющему входу первого многоканального коммутатора, первая группа информационных входов второго много- канального коммутатора подключена соответственно к первой группе информационных входов первого многоканального коммутатора, выходы второго многоканального коммутатора подключены соответственно к адресным входам, входу управления записью-чтением и входу разрешения выборки второго блока памяти данных, и выход данных которого соединен с третьим информационным входом-выходом второго многоканального коммутатора, первый и второй информационные входы-выходы которого соединены соответственно с первым и вторым информационными входами-выходами и первого многоканального коммутатора, вторая группа информационных входов которого соединена соответственно с второй группой информационных входов второго многоканального коммутатора, первый вход второй группы информационных входов первого и второго многоканаль ных коммутаторов подключены к выходу формирователя импульсов, входы запуска которого соединены с соответствующими выходами программного счетчика, соответствующий выход которого соединен также с тактовым входом блока формирования выходных сигналов.

м

W/7

Фиг. г

19 2В

35

Фиг.3

Фиг. 5

Счетные имяу/гьсы но входе с р| счетчика //

Адреса{Q0,..Qn})(

сз

л

4W Г

ддя-аигдддЛ

С//

п

л

teЈ

fe7