Корреляционный измеритель скорости Советский патент 1984 года по МПК G01P3/64 

Изобретение относится к приборостроению и может быхь использовано, предприятиями, выпускаю14ими и эксплуатирукмоими измерители скорости

Известен кс реляциониый измеритель скорости, соде{вкащий два усилителя-ограничителя, два регистра сдвига, схемы совпадения, генератор тактовых импульсов, счетчик импульсов и соответствующие связи 1.

Наиболее близким к предлагаемому по технической сусцности являетх;я корреляционнь иэме| 1тел скорости, содержащий два приемника, выходы которах соединены с входами соответствующих усилителей-ограничителей, выход первого из которых подключен к информационному входу первого регистра, выход которого соединен с информационным входом второго регистра и первым входом решакнцего логического устройства, вход которого подключен к выходу второго регистра сдвига, третий - к выходу второго усилителя-ограничителя, а выходы к суммирующему и вычитающему входам реверсивного счетчика, информационные выходы которого соединены с информационными входами управляемого ; делителя частоты, тактовый ход которого подключен к выходу генератора тактовых импульсов, а выход - к вхрду устройства отсчета и к тактовым входам регистров сдвига 2.

Недостатком известного измерителя является нарушение его работоспособности . Это выражается в отсутствии или ошибочных показаниях скорости объекта и обусловлено большими начальными рассогласованиями между времен зм задержки входных сигналов измерителя скоро.сти (транспортное, запаздывание) и временем задержки в регистрах сдвига, которые возникают при резком изменении скорости объекта, при произвольном во времени включении устройства и т.д.

Цель изобретения - обеспечение работоспособности измерителя при больших ускорениях.

Указанная цель достигается тем, что в корреляционный измеритель скорости, содержащий два приемника, выходы которых соединены с входами соответствующих усилителей-ограничителей, выход первого из которых подключен к .информационному входу первого регистра, выход которого соединен с информационным входом второго регистра и первым входом решающего логического устройства, второй вход . которого подключен к выходу второго регистра сдвига, третий - к выходу второго усилителя-ограничителя, а выходы - к суммирующему и вычитающему входам реверсивного счетчика, информационные выходы которого соединены с информационными входами управляемого делителя частоты, тактовый вход которого подключен к выходу генератора тактовых импульсов, а выход - к входу устройства отсчета и к тактовым входам/регистров сдвига, введены два формирователя, первая схема совпадения, первый-ариггер и делитель частоты с постоянным коэффициентом Деления, а решающее логическое устройство включает в себя

0 второй и третий триггеры и вторую и третью схемы совпадения, причем выход первого регистра сдвига соединен с первыми.- входами второго и третьего триггеров, вторые входы которых под5 ключены к выходу второго регистра

сдвига, выход второго триггера соединен с первым входом первой схемы совпадения и с вторым входом второй схемы совпадения, первый вход кото0 рой подключен к первому входу третьей схемы совпадения, а через делитель частоты с постоянным коэффициентом деления к выходу управляемого делителя частоты, третий вход второй

5 схемы совпадения соединен с выходом второго усилителя-ограничителя и с третьим входом третьей схемы совпадения, а выход - с суммирующим входом реверсивного счетчика, вычитаюQ .щий вход которого подключен к выходу третьей схемы совпадения, второй вход которой соединен с выходом третьего триггера, а че.твер ый вход с выходом первого триггера, первый вход которого подключен к выходу первой схемы совпадения, а второй вход к второму входу первой схемы совпадения, а через первый формирователь к выходу второго усилителя-ограничителя, при этом выход второго форми0 рователя соединен с установочным входом реверсивного счетчика.

Такое построение корреляционного измерителя позволяет обеспечить его работоспособность при больших началь5 ных рассогласова }иях между временем задержки входных сигналов измерителя и временем задержки в регистрах сдвига которые возникают при резком изменении скорости или при про0 извольном во времени включении устройства, что приводит к отсутствию или ошибочным показаниям скорости объекта.

На фиг. 1 приведена принципиаль5 ная схема корреляционного измерителя скорости; на фиг. 2 - временные диаграммы его работы.

Измеритель содержит генератор 1, выход которого подключен к вибрато0 ру-излучителю 2, два вибратора-приемника 3 и 4, выходы которых Подключены к усилителям 5 и 6 с амплитудным детектированием,соединенным с усилителями-ограничителями 7 и 8,

5 регистр,9 сдвига, подключенный к

усилителю-ограничителю 7 первого канала, регистр 10 сдвига, подключенный к первому-регистру 9 сдвига, решакяцее логическое Устройство 11, содержащее два триггера 12 и 13, подключенные к выходам первого 9 и второго 10 регистров сдвига, и две схемы 14 и 15 совпадения, подключенные к двум триггерам 12 и 13 и усилителю-ограиичителю 8 второго канала, схему 16 совпадения, подключенную к выходам триггера 12 и формирователя 17, формирователь 17, подключенный к усилителю-ограничителю 8 второго канала, триггер 18, вхо ды которого подключены к схеме 16 совпадения и формирователю 17, а выход - на вход 15 совпадения, реверсивный счетчик 19, подключенный к выходам схем 14 и 15 совпадения, ,и выходу формирователя 20, делитель

21частоты с постоянным коэффициентом деления, вход которого подключен к управляемому делителю 22 частоты, а выход - к входам схем 14 и 15 совпадения, управляемый делитель

22частоты, входы которого подключены к выходам реверсивного счетчика 19 и генератора 23 тактовых импульсов , а также устройство 24 отсчета, подключенное к выходу управляемого делителя частоты.

Корреляционный измеритель работает следующим образом.

Электрический гармонический сигнал с генератора 1 подается на вибратор-излучатель 2, где он преобразуется в акустический сигнал, который излучается вертикально вниз и отражается от дна. Отраженный сигнал принимается двумя вибраторами-приемниками 3 и 4., где акустический сигнал преобразуется в электрический и усиливается затем усилителями 5 и 6 с амплитудным детектированием. С выходов этих усилителей сигналы поступают на усилители-ограничители 7 и 8. С выхода усилителя-ограничителя 7 сигнум-сигнал 4/1 8Ц(д подается на вход регистра 9 сдвига, число разрядов которого больше числа разрядов регистра 10 сдвига. С выхода усилителя-ограничителя 8 сигнум-сигнал Хг. подается на входы схем 14 и 15 совпадения и на вход формирователя 17. При включении питания измерителя скорости формирователь 20 записывает в каскады реверсивного счётчика 19 двоичное число, соответствующее минимальной измеряемой скорости Объекта, и на выходе управляемого делителя 22 частоты присутрт9укт минимальная частота следования тактовых импульсов, а в регистре 9 сдви;га - максимальное время зад гржки. Передним фронтом сигнала с выхода регистра-9 сдвига запускается триггер 12, который возвращается в

исходное состояние передним фронтом сигнала с выхода регистра 10 сдвига. Выходной сигнал триггера 12 подается на первые входы схем 14 и 16 совпадения. Задним фронтом сигнала с

5 выхода регистра 9 сдвига запускается триггер 13,.который возвращается в исходное состояние задним фронтом сигнала с выхода регистра 10 сдвига. Выходной сигнал триггера 13 подает10 ся на первый вход схемы 15 совпгщения. На вторые входы схэм 14 и 15 совпадения подаются сигналы с выхода делителя 21 частоты с постоянным коэффициентом деления. На третьи

5 входы и 1Ь совпадения и на вход формирователя-17 подаются сигналы с усилителя-ограничителя 8. Формирователь 17 формирует короткие сигналы из передних фронтов сигнаQ лов 4г9 2 . Выходные сигналы формирователя 17 подаются на второй вход схемы 16 совпадения и на первый вход (вход синхронизации D-триггера) триггер 18. Выходные сигналы схеки 16 совпадения подаются на второй вход

5 (информационный вход О-триггера) триггера 18. Выходные сигналы триггера 18 подаются на четвертый вход схемы 15 совпадения. Выходные сигналы схемы 14 совпадения подаются на

0 вход сложения реверсивного счетчика 19. Выходные сигналы схемы 15 совпадения подаются на вход вычитания реверсивного счетчика 19.

5 При больших начальных .рассогласо|Ваниях сигналы формирователя 17 не .ходе, следовательно, время задержки в регистре 9 сдвига уменьшается.

0 Как только рассогласование уменьшится до такой величины, что сигналы с выхода формирователя 17 будут совпедлать с сигналами с выхода триггера 12, на выходе схемы 16 совпадес ния появляются сигналы (уровень логической Ч). В триггере 18 записываются сигналы с выхода схемы ifr совпадения (уровень логическом ). Выходным сигналом триггера 18 (уровень логической ) отпирается схема 15 совпадения и на вход вычитания, реверсивного счетчика 19 начинают поступать сигналы и измеритель скорости начинает отслеживать скорость объекта.

Делитель 21 частоты с постоянным коэффициентом деления позволяет выбирать трвбуе ше динамические свойства (скорость отработки рассогласо0 вания) и тбчность измерителя скорости таким образом, чтобы при неболь- , шнх рассогласованиях формирователь 17, схема 16 совпадения и триггер 18 не показывгши влияния на работу предла5 гаемого измерителя.

7 7/////7//7///77

(риг. /

4.tfJ-fJ4J M-U-M-M

VI -M M

КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ СКОРОСТИ, содержащий два приемника, выходы которых соединены с входами соответствующих усилителей-ограничителей, выход первого из которых подключен к информационнок входу первого регистра, выход которого соединен с информационным входом второго регистра и первым входом решающего логического устройства, второй вход которого подключен к выходу второго регистра сдвига, третий - к выходу второго усилителя-ограничителя, а выходы - к суммирующему и вычитающему входам реверсивного счетчика, информационные выходы которого соединены с информационными входами управляемого делителя частоты, тактовый вход которого подключен к выходу генератора тактовых импульсов, а выход - If входу устройства отсчета и к тактовым входам регистров сдвига, отличающийся тем что, с целью обеспечения его работо-.. способности при больших ускорениях, в него введены два формирователя, первая схема совпадения, первый триггер и делитель частоты с постоянным коэффициентом деления, а решающее логическое устройство включает в себя второй и третий трип еры и вторую и третью схемы совпадения, причем выход первого регистра сдвига соединен с первыми входами второго и третьего триггеров, вторые входы которых подключены к выходу второго регистра сдвига, выход второго триггера соединен с первым входом первой схемы совпадения и с вторым входе мторой схемы совпадения, первый вход которой подключен к первому входу треть- s ей схемы совпадения, а через делиО) тель частоты с постоянным козффициентом деления к выходу управляемого делителя частоты, вход второй схемы совпадения соединен с выходом второго усилителя-ограничителя и с третьим входом третьей схемы совпадег ния, а выход - с суммирующим входом реверсивного счетчика, вычитаннций вход которого подключен к выходу ;третьей схемы совпадения, второй вход которой соединен с выходом третьего триггер, а четвертый вход с выходом первого триггера, первый 4: X) вход которого подключен к вЕссоду первой схемы совпадения, а второй вход - к второму входу первой схемы СО совпадения, а через формирователь к выходу второго усилителя-ограничите.ля, при этом выход второго формирователя соединен с установочным входом реверсивного счетчика.

«Vj