Устройство для последовательного выделения единиц из двоичного кода Советский патент 1984 года по МПК G06F9/46 

. Изобретение относится к вычислительной технике и может быть исполь зовано в ассоциативных запоминающих устройствах и схемах выбора приоритета. Известно устройство для последовательно выделения единиц из п-разрядного двоичного кода,содержащее основной и вспомогательный регистры триггеры, группы элементов И, ИЛИ t Недостатком данного устройства я ляется большая сложность и низкая н дежность работы. Наиболее близким по технической сущности к предлагаемому является устройство,содержащее два регистра, три группы элементов И, группу элементов ЗАПРЕТ 2. Недостатком известного устройства является большой объем оборудова ния, аппаратная и конструктивная сложность. Цель изобретения - экономия оборудования и упрощение устройства. Поставленная цель достигается тем, что в устройство для последова тельного выделения единиц из двоичного кода, содержащее ri-разрядный регистр, единичные входы которого являются информационными входами ус ройства, г элементов И и п-1 элементов ЗАПРЕТ, первый вход первого элемента И соединен с тактовым входом устройства, введены п-2 элементов ИЛИ, при этом выход первого разряда регистра соединен с вторым входом первого элемента И, инверсны входом первого элемента ЗАПРЕТ и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго разряда регистра и пр мым входом первого элемента ЗАПРЕТ, первые входы элементов И, начиная с второго соединены с тактовым входом устройства, вы-ход каждого i-ro разряда регистра, начиная с третьего, соединен с первым входом i-ro элемента ИЛИ и с прямым входом i-ro элемента ЗАПРЕТ, выходы элементов ЗАПРЕТ соединены с вторыми входами одноименных элементов И, выход каждого i-ro элемента ИЛИ соединен с инверсным входом (1ч-1)-го элемента ЗАПРЕТ и вторым входом {i-4-l)-ro эле мента ИЛИ, выходы элементов И являются информационными выходами устро ства, выход каждого i-ro элемента И соединен с нулевым входом i-го разр да регистра, где ...ti. На чертеже представлена блок-схе ма устройства. Устройство содержит триггеры 1 регистра, элементы ИЛИ 2, элементы ЗАПРЕТ 3, элементы И 4, тактовый вх 5. устройства. Единичные выходы триг геров 1 регистра являются кодовыми входами устройства.. Устройство работает следующим образом. В исходном состоянии все триггеры 1 находятся в нулевой положении, при этом закрыты все элементы ЗАПРЕТ 3, и элементы И 4 по прямым входам. При выделении единиц из двоичного кода значения разрядов кода подаются на входы соответствующих триггеров 1 регистра, который устанавливаются в единичное состояние. При этом разряд кода с меньшим номером {нумерация разрядов слева направо), имеющий единичное состояние, получает приоритет над всеми последующими разрядами. Сигнал с прямого выхода триггера 1 каждого разряда с единичным значением поступает на прямой вход соответствующего элемента ЗАПРЕТ 3 и на вход последовательной цепи из соответствующих элементов ИЛИ 2 и открывает их. Сигналы с выходов элементов ИЛИ 2 воздействуют на инверсные входы соответствующих последующих элементов ЗАПРЕТ 3,закрывают их и тем самым отключают цепи прямых выходов триггеров 1 всех последующих разрядов регистра. Так как все разряды кода, предыдущие по отношению к ближайшему разряду с единичны значением, находятся в нулевом состоянии, то управляемый этим ближайшим разрядом элемент ЗАПРЕТ 3 открывается и подает единичный сигнал на второй вход соответствующего элемента И 4. При подаче входного кода в регистр каждый предыдущий разряд с единичным значением имеет приоритет перед всеми последующими разрядами и единичный сигнал присутствует только на одном из элементов И 4, соответствующем разряду большего приоритета. В. том случае, если в единичном состоянии находится, первый разряд 1-1, который имеет высший приоритет, сигнал с выхода триггера 1-1 поступает на второй вход первого элемента И 4-1, непосредственно закрьгоает элемент ЗАПРЕТ 3-1 и через последовательную цепь элементов ИЛИ 2-1 ... 2-(п- 2J закрывает все элементы ЗАПРЕТ 3-2 ... 3-(п-11 всех последующих разрядов. При подаче на вход 5 устройства тактового импульса он поступает на первые входы всех элементов И 4, но открывает только ближайший элемент И 4, соответствующий ближайшему разряду кода с единичным значением. На выходе этого элемента И 4 и на выходе устройства появится сигнал, соответствующий первой выделенной единице, при этом на всех других выходах сигналы отсутствуют. Сигнал с выхода открытого элемента И 4 устанавливает в нулевое состояние триггер 1 регистра. При этом снимается запрещающий сигнал с ин310705554

версного входа всех элементов ЗАПРЕТисходит выделение следующей единицы

3,предшествующих следующему единичномуиз исходного кода и т.д. После выраэряду кода, который получает приори-деления последней единицы все триггетет над всеми последующими разрядамиры 1 регистра устанавливаются в нукода и подготавливает к открьшанкюлевое положение и устройство готово

соответствующий элемент И 4. Следую- к приему следующего кода. щий тактовый импульс аналогично опи- Изобретение позволяет сократить

санному открьгеает элемент И 4, про-аппаратурные затраты в устройстве.

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА, содержащее п-разрядный регистр, единичные входы которого являются информационными входами устройства, г элементов И и п-1 элементов ЗАПРЕТ,первый вход первого элемента И соединен с тактовым входом устройства, отличающееся тем, что, с целью экономии оборудования, в него введены h-2 элементов ИЛИ, при .этом выход первого разряда регистра соединен с вторым входом первого элемента И, инверсным входом первого элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом . второго разряда регистра и входом первого элемента ЗАПРЕТ, первые : входы элементов И, начиная со второго соединены с тактовым входом устройства, выход каждого i-ro разряда регистра, начиная с третьего, соединен с первым вхрдом }-го элемента ИЛИ и с прямым входом -го элемента ЗАПРЕТ, выходы элементов ЗАПРЕТ соединены с вторыми входами одноименных элементов И, выход каждого i-ro элемента ИЛИ соединен с инверсным входом i ()-ro элемента ЗАПРЕТ и вторьм входом (i+l)-ro элемента ИЛИ, выходы элементов И являются информационными выходами устройства, выход каждого 1-го элемента И соединен с нулевым входом i-ro разряда регистра, где 1...и. ел ел ел