Устройство для последовательного выделения единиц из двоичного кода Советский патент 1986 года по МПК G06F9/46 

Изобретение относится к вычислительной технике и может быть использовано в устройствах приоритета систем, работающих в двоичной фибонач- чиевой системе исчисления.

Цель изобретения. - повышение быстродействия при выделении единиц из двоичного р-кода Фибоначчи.

Быстродействие устройства в (р+1) раз при выделении единиц из двоичного р -кода Фибоначчи повьипается за счет уменьшения числа обращений к регистрам.

На чертеже приведена функциональная схема устройства.

Устройство для последовательного выделения единиц из двоичного кода содержит основной регистр, выполненный на триггерах 1,- l. группу элементов И 2,- 2, вспомогатель1пяй регистр, выполненный на триггерах 3(- 3„, элемент ИЛИ 4, элемент И 5, информационные входы 6,- 6,, вход 7 установки, информационные выходы 8 и тактовый вход 9.

Рассмотрим работу устройства для случая .

В исходное (нулевое) состояние все триггеры 3,- 3, вспомогательного регистра устанавливаются подачей на их входы Сброс импульса по входу 7 установки устройства. Этот же импульс, поступая на входы синхронизации всех триггеров 1, - 1 основного регистра, устанавливает в них состояние, соответствующее коду, пoдaвaeмo fy на информационные входы 6f, устройства. Если хотя бы в оя ном разряде анализируемого кода, записанного в основной регистр содержится единица, то она через элемент ИЛИ 4 поступает на второй вход элемента И 5, т ем саьым разрешает прохождение тактовых импульсов, поступающих по тактовому входу 9 устройства.

Известно, что любой р-код Фибоначчи, представленный в двоичной форме, после каждой единицы содержит не менее р -нулей.

Допустим, что в основном регистре содержится код с максимальным количеством единиц, например 1010 (). Так как в первом разряде содержится единица, то тактовый сигнал с выхода элемента И 5 поступает на второй вход элементов И 2,- 2 (, группы. В результате этого на выходе элемента

И 2у группы появляется единичный сигнал (все остальные элементы И 2 группы заперты сигналами с соответст- вующих выходов основного и вспомога-

тельного регистров), который появляется на информационном выходе 8 устройства. Одновременно этот же сигнал, поступая на вход сброса (вход R ) триггера 1 основного регистра,

переводит его в нулевое состояние.

Таким образом, выделяется первая единица из двоичного кода. Одновременно сигнал с выхода элемента И 2 группы поступает на единичный вход

триггера 3( вспомогательного регистра, устанавливая его в единичное состояние . Сигнал Логический О с инверсного выхода триггера 3j вспомогательного регистра поступает на третий вход элемента И 2, группы и запрещает опрос второго разряда двоичного кода.(

Сигнал Логическая Г с прямого выхода триггера 3j поступает на четвертый вход элемента И 2} группы. Поэтому во втором такте будет опрашиваться уже третий разряд основного регис тра. Так как в этом разряде содержится единица, то после поступления тактового импульса, на информационном выходе 8з устройства появится единица, которая установит в нулевое состояние третий триггер 1; основного регистра и в единичное состояние третий триггер 3 вспомогательного регистра. Сигнал Логический О с инверсного выхода триггера 3 вспомогательного регистра запрещает опрос следующего четвертого

разряда основного регистра. Таким образом, после второго тактового импульса триггеры 1 основного регистра обнулены, что свидетельствует об окончании процесса последовательного выделения единиц из двоичного р-кода Фибоначчи. При этом сигнал Логический О на выходе элемента ИЛИ 4 блокирует элемент И 5 для прохождения тактовых импульсов. После этого в устройство по информационным входам 6| - 64 принимается следующий код.

Формула изобретения

Устройство для-последовательного выделения единиц из двоичного кода, содержащее основной регистр, прямые выходы разрядов которого соединены

с первыми входами одноименных элементов И группы, выходы которых являются выходами устройства и подключены к входам сброса одноименных разрядов основного регистра, инверсные входа которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого подключен к вторым входам элементов И группы, второй вход эле- маита И является тактовым входом устройства, информационные входы разрядов основного регистра являются информационными входами устройства, отличающееся тем, что, с целью повышения быстродействия при вь |делении единиц иэ двоичного р-ко52779

10

15

да Фибоначчи, в него введен вспомогательный регистр, причем выход каждого элемента И группы подключен к единичному входу одноименного разряда вспомогательного регистра, входы сброса которых соединены со входами сиихронизации разрядов основного регистра и подключены к входу установки устройства, инверсный выход i-ro (iel,...,п,где п - разрядность кода) разряда вспомогательного ре- - гистра соединен с третьим входом (i+l)-ro элемента И группы, прямой выход i-ro разряда вспомогательного регистра подключен к четвертому входу i+(p-t-l)-ro элемента И группы (р- номер кода Фибоначчи, ,2,3,...).

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контроля средств вычислительной техники. Целью изобретения является повышение быстродействия при выделении единиц на двоичного р-кода Фибоначчи. Устройство для последовательного выделения единиц из двоичного кода содержит основной регистр, выполненный на триггерах, группу элементов И, элемент И, элемент ИЛИ. Новым в устройстве является введение вспомогательного регистра и новых связей между элементами устройства. Повышается быстродействие устройства в (p+l) раз при выделении единиц из двоичного р-кода Фибоначчи за счет уменьшения числа обращений к регистрам. 1 ил. г (Л U 0 :л