Делительное устройство Советский патент 1984 года по МПК G06G7/16 

Изобретение относится к электриеским вычислительным устройствам и может Сыть использовано в аналоговых вычислительных машинах.

Известно делительное устройство, содержащее операционные ус15лители, огическую схему, блоки выделения одуля, делительный блок, блок инвертирования полярности напряжения и повторитель Clj.,

Однако данное устройство имеет сложную функциональную схему.

Наиболее близким к предлагаемому является делительное устройство, соержащее источник двуполярного напяжения, являющегося делителем, вы- : ходы которого подключены к входам переключателя, выход которого соедииен с первым .входом интегратора, второй вход интегратора соединен с источником сигнала-делимого, выход интегратора подключен к входу регенеративного компаратора, выход коToporo является- выходом устройства и соединен с управляющим входом переключателя С23..

Недостатком известного устройства является узкий диапазон изменения сигнала делителя.

. Цель изобретения - расширение диапазона сигнала-делителя.

Поставленная цель достигается тем, что в делительном устройстве, содержащем ключ, первый вывод которого подключён к первсилу входу дифференциального усилительного блока, выход которого соединён с первым информационным входом интегратора, второй вход которого является входом сигнала-делимого., выход интегратора через первый масштабный резистор подключен к инвертнрукяцему входу операционного усилителя, выход которого является выходом уст- . ройства и соединен с управляющим : входом ключа, второй выход которого является входом сигнала-делителя, второй масштабный резистор, первый вывод которого подключен к инвертирующему входу операционного усилителя, неинвёртирующий вход которого соединен с шиной нулевого потенциала, второй вывод ключа соединен с вторым входом дифференциального усилительного блока, выход которого подключен к второму выводу второго масштабного резистора.

На чертеже.изображена функциональная схема предлагаемого делительного устройства..

Устройство содержит ключ 1, дифференциальный усилительный блок 2, интегратор 3, первый 4 и второй 5 масштабные резисторы, операционный усилитель 6, шину 7 нулевого потенциала, вход .8 сигнала-делителя, вход 9 сигнала-делителя, выход 10

устройства, первый 11, второй 12, третий 13 и четвертый 14 масштабные резисторы, операционный усилитель 15 усилительного блока 2, первый 16 и

второй 17 масштабные резисторы и конденсатор 18 интегратора 3. . ; Делительное устройство работает следующим образом.

Напряжение сигнала-делителя поп ступает на вх.од 8. Если ключ 1 замкнут, то это напряжение поступает на неинвертирующий вход операционного усилителя 15 дифференциального усилительного блока 2. Поэтому полярность напряжения на выходе дифферен циального усилительного блока 2 одинакова с полярностью сигнала на блоке 8. В интеграторе 3 происходит интегрирование суммы напряжений сигнала-делимого с входа 9 и выхода

0 дифференциального усилительного блока 2.

Интегрирование длится до тех пор, пока напряжение на инвертируклцем входе операционного усилителя б не

5 станет равным нулю. Операционный

усилитель 6 вместе с первым и вторым масштабными резисторами 4 и 5 образуют компаратор. При достижении нулевого уровня нсшряжения на выходе

0 рперационного усилителя 6 изменяется полярность напряжения. В результате ключ 1 размыкается. Поэтому на выходе дифференциального усилительного блока 2 полярность напряжения изме5 няется и становится противоположной напряжению-сигнала-делителя с входа 8. При этом скачком изменяется полярность напряжения на инвертирующем входе операционного усилителя 6, что удерживает его в новом состоянии..При изменении полярности напряжение на Выходе дифференциального усилительного блока 2 выходное напряжение интегратора 3 начинает изменяться в противоположном нап5 равлении до тех пор, пока напряжение на инвертирующем входе операционного -уЬилителя 6 не станет равным нулю. На выходе операционного усилителя 6 напряжение возвращается в

0 первоначальное состояние и ключ 1 размыкается. Затем весь процесс повторяется.

Время интегрирования напряжений сигнала-делимого с входа 9 и с вы5 хода дифференциального усилительного блока 2 (лри совпадении их полярности) до срабатывания опера.циоНного усилителя 6

(1)

21,э

tb

где Uj - выходное напряжение усили 5 тельного блока 2; Ug - напряжение сигнала-делимог с входа 9; R. Р - величины сопротивлений пер вого и второго масштабных резисторов 16 и 17 интегра тора 3; С - величина емкости конденсатора 18 и интегратора 3. Время интегрирования этих напряжений при несовпадении полярностей t -ii Следует учесть, что , .(3) где Ug - напряжение сигнала-делителя;Ж - коэффициент передачи усилительного блока 2. Результат деления определяется из соотношения значения из (1) и Подставив в (4) (2), получим V Период преобразования , Из уравнения (6) следует, что напряжение сигнала-делителя в змаме нателе и числителе этого выражения: находится во второй степени, т.е. период преобразования изменяется незначительно в широком диапазоне изменения напряжения сигнала-делителя, Таким образом, предлагаемое делительное устройство по сравнацию с известным характеризуется более ши.роким диапазоном изменения напряжения сигнала-делителя.

ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее ключ, первый вывод которо го подключен к первому входу дифференциального усилительного блока, выход которого соединен с первым информационный входом интегратора. второй вход которого является сигнала-делимого, выход нитагра тора через первый масштабный резистор подключен к инвертирующему входу операционного усилителя, выход которого является выходом устройства и соединен с управляющим входом ключа, второй выво которого является входом сигнала-делителя, второй масштабный резистор первый вывод которого подключен к инвертирующему входу операционного- усилителя, неинвертирующий вход которого соеди-. нен с шиной нулевого потенциала, отличающееся т«м, что, с целью расширения диапазона сигналаделителя, второй вывод ключа соединен с вторым входом дифференциальО) ного усилительного блока, выход которого подключен к второму выводу второго масштабного резистора. ел Ф Сб