Матричное коммутационное устройство Советский патент 1984 года по МПК H03K17/00 

Описание патента на изобретение SU1075409A1

Изобретение относится к ajsexTpOtVкой технике, а более конкретно к области электронной ко мглу т аци он ной т е с н к к и , и rv5o ж е т 6 ыт ь и с п о л ь з о в а н о. например, для построения различных устройств автоматики и вы числительной техники.

Известны матричные комм тацион-ные устройства, содержащие объедивенные в м а т р и ц у з а п о гди н аю ащ е элементы и ynpasJiFieMfrje ключи, управляю щие входы которых подключены к выходам 3anof HHarauuiX элементов, управляЮ11ше шины выбора строки и выбора столбца соединены с управляющими входами эаполданаюгаих элеме.НТОБ, уп-равляемле ключи включены в Ka;i.Aoft точке пересечения входной шиньт строки и выходноГ ыннъ: столбца flj .

Недостатком таких устройств является ограничеЕгный частотный диапазо ког4Муткруеглых сигналов,

Наиболее близким к изобретению яв 1яется матричрюе- комм;:/тал,ионное устройство5 содер.жащее матрицу комNiyTaTopOBf каж,дьгй нз которых содержит заполшнз ощих элементов, организованных в матрицу из М строк и столбцов, и L-L-f-Ы управляе иых ключей, управляющий вход каждого из которых соединеЕ1 с выходом одного из 3 а п о ми н щи х эле ме н т о в в к аж до и строке ка.;кдо1О кор.№гутатора объединены входы управляекгых ключей, а в ка5кдом столбце каждого коммутатора объ1 ;динекы выходн yпpaвля. ключей, управляющие входы эапомлнагащих элементов подкяючеь:ы к управ-ггяющйгп шинам выбора CTDOKF и. чыбоиа столбца 2 ,

К недостаткам известного устройства относится ограниченный частотный диапазон KOMi-r/THpyevifcTx сигналов что обусловлено значительной емкостной нагрузкой выходных шин столбцо,а со стороны самого устройства,

Цель изобретен Si я - расширение чассотного диаг азона ком -гутируемых сигналов.

Цель достигается тем, что в м&тричное коммутационное устройство со держание матрицу коммутаторов,, каждый из которых содержит запо инaюlциx элементов, организованных в матрицу из М строк и N столбцов, и M«N управляемых ключей, управляющий вход каждого из которых соединен с выходом одного из запош-нающих элементов, в каждой строке каждого коммутатора объединены входы управля ,, а в каждом столбце каждого KOWvsyT-aTopa - выходн yiipasляемых ключей, управляюйще входы запоминающих элементов подключены к управляюидам шинам выбора строки и выбора столбца, в к ьждый колдаутатйр введены строка из М дополнительных

запоминающих элементов, строка из управляе -«-,х выходных формирователей к столбец из М входных фор.ировгггелей, управляющие входьг дополнительных. запом нающих элементов соединены с управля О 1Ц- ми шинcl 4и выбора столбца и выбора ком1--тутатора, в каждом столбце KOiVtf syTaTopa выходы ;дополнительного запоминающего элемента подключены к управляющим вхол/ам упраал55емого выходного форкмрователя а вход управляемого выходного формирователя соединен с объединенкыьэд выход али управляеЕ-ых ключ ей, в каждой строке ког«4утатора объе,диненные входы управляерлых ключей соединены с выходом входного форгущрователя в каждой строке матричного ког-.утаилOHHoio устройства входы ЕХОДКЫХ формирователей подключены к ЕХОДНОЙ тине CTpCKHj а в каждом столбце матричного ко /1му1ационного устройства выходы управляемых выходных форл-мрователей -- к выходной шине сто.5:бца

Кроме того, управляемый выходкой форг ирователь содержит шесть МДП-транзисторов, первый и второй МДПтранзисторы последовательно включены между яиной источника питания и общей шиной, между затворам;- первого и второго РВДП-транзисторов параллельно включены третий и четвертый 1едп-транзисторЫ|. затвор первого НЦП транзистора через пятый МДПтранзистор подключен к общей шине и соединен с входом управляемого выходного формирователя, а затвор второго МДП-тракзистора через шестой МДП-транзистор подключен к шине источника питания, затворы четвертого и fiJecToro МДН-транэнсторов объединеНЕгЛ и подключены к первой управляющей шине управляемого выходного формирователя, затворы третьего я пятого НЦП-траиэисторов также объединены и подключены к второй упра.вляющей пшне управляемого выходного формиров а.т ел я ,

Ка фиг. 1 приведена схема, иллюстрирующая пример реализации ког-/1 -лутатора, который является основой 01тись Еаег« го матричного коммутационного устройства; на фиг, 2 - схема матричного коммутационного устройства для случая когда оно содержит KOMrisTaTOpar на фиг, 3 - принципиальная схема управляемого выходного формирователя.

Ко %-1мутатор (фиг, 1) содержит шестнадцать запоминающих элемен1ов шестнадцать упранляемых ключей 2, четыре входных формирователя 3, четыре дополнительных запоминающих элемента 4, четыре управляемых выходных форг й{рователя 5, В качестве управляемых ключей использованы НГДПiтранзисторы. Управляющие входы запог.5инаюгдих элег ентов 1 соединены с управляющими шинами 6 выбора столбца и с управляющими шинами 7 выбора строки, Управляющие входы дополнительных запоминающих элементов 4 также соединены с управляющими щина .VM 6 выбора столбца и, кроме того, подключены к управляющим шинам 8 вы бора коммутатора. Включение коммута тора в состав матричного коммутацио ного устройства осуществляется с ис пользованием входов 9 входных форми рователей и выходов 10 управляемых выходных формирователей. Матричное коммутационное устройство (фиг. 2) содержит коммутаторы 11-14. Входы входных формирователей коммутаторов подключены к входным шинам 15 строки, а выходы управляемых выходных формирователей - к выходным шинам 16 столбцов. Управлени работой мат ричного коммутационного устройства осуществляется с исполь :зованием управляющих шин 17 выбора столбца, управляющих шин 18 выбора строки и управляющих шин 19 выбора коммутатора, -Х Управляемый выходной формирователь (фиг. 3) содержит щесть МДПгранзисторов 20-25. Объединенные строки третьего и; четвертого ВДПтранзисторов 22 и 23 подключены к входу 26, а затворы пятого и шесто МДП-транзисторов 24 и 25 - к управляющим шинам 27 и 28.управляемого выходного формирователя. Выходом 2 управляемого выходного формирователя является точка соединения стоков первого и второго МДП-транзисторов 20 и 21. Для уменьшения количества управ ляющих шин выбора строки и выбора столбца в состав каждого коммутато могут быть введены дешифраторы вы ра строки и столбца. Устройство функционирует следую щим образом, . Настройка коммутатора и вместе тем настройка матричного коммутгщи онного устройства осуществляется с помощью последовательности сигнало подаваемых на шины 6 и 7 выбора столбца и выбора строки. При совпадении сигналов, поступающих по этим шинам, один из запоминающих элементов 1, находящийся на пересечении шин б и 7 устанавливается в состояние, обеспечивающее открытое состояние соответствующего управляемого ключа 2, При наличии сигнала на шинах 8 выбора коммутатора, коммутируемый сигнал поступает с входа входного формирователя 3 выбранной строки на выход управляемого выходного формирователя 5 выбранного столб ца. Следует отметить, что управляемый выходной формирователь некоторого столбца находится в открытом состоянии только в том случае, когда данный столбец выбран и присутствует сигнал на шинах 8 выбора коммутатора. В противном случае МДП-транзисторы 20 и 21 управляемого выходного формирователя (фиг. 3) запираются и выход 29 управляемого выходного формирователя изолируется от общей шины и шины источника питания. Положительным эффектом предлагаемого технического решения является расширение частотного диапазона коммутируемых сигналов в сторону высоких частот. Этот положительный эффект является следствием того, что уменьшается внутренняя емкостная нагрузка выходных шин столбцов матричного коммутационного устройства, В известном устройстве значительная емкостная нагрузка выходных шин столбцов возникает вследствие того, что к выходной шине столбца оказываются подключенными все управляеь ле ключи выбранной строки и выбранного столбца. Кроме того, наличие входных формирователей и управляемых выходных формирователей, находящихся в состоянии изолированного выхода, обеспечивает значительное уменьшение внутренней емкостной нагрузки выходной шины столбца. В предлагаемом устройстве выходная шина столбца оказывается нагруженной на управляемые ключи выбранной строки и выбранного столбца только в прицелах одного выбранного коммутатора.

т

Похожие патенты SU1075409A1

название год авторы номер документа
Матричное коммутационное устройство 1988
  • Беседин Иван Викторович
  • Кильметов Рафгат Султанович
  • Механцев Борис Евгеньевич
  • Чеботарев Игорь Викторович
SU1598145A1
Матричное коммутационное устройство 1986
  • Беседин Иван Викторович
  • Кильметов Рафгат Султанович
  • Краснопольский Алексей Георгиевич
  • Лашевский Рафаил Аронович
  • Механцев Борис Евгеньевич
SU1385286A2
Матричный коммутатор 1987
  • Дедюлин Константин Алексеевич
  • Каляев Анатолий Васильевич
  • Кильметов Рафгат Султанович
  • Механцев Евгений Борисович
  • Лашевский Рафаил Аронович
  • Рысухин Геннадий Васильевич
  • Хорин Владимир Сергеевич
  • Цветов Виктор Пантелеймонович
  • Краснопольский Алексей Георгиевич
SU1429308A1
Коммутационное устройство 1985
  • Кильметов Рафгат Султанович
  • Краснопольский Алексей Георгиевич
  • Лашевский Рафаил Аронович
  • Механцев Евгений Борисович
  • Хорин Владимир Сергеевич
SU1307572A1
Матричное коммутационное устройство 1988
  • Нестеренко Анатолий Иванович
SU1569965A1
Коммутационное устройство 1985
  • Дедюлин Константин Алексеевич
  • Каляев Анатолий Васильевич
  • Кильметов Рафгат Султанович
  • Краснопольский Алексей Георгиевич
  • Лашевский Рафаил Аронович
  • Механцев Евгений Борисович
  • Хорин Владимир Сергеевич
  • Цветов Виктор Пантелеймонович
SU1307573A1
Постоянное запоминающее устройство 1986
  • Лисица Людмила Николаевна
  • Мерхалев Сергей Георгиевич
  • Сидоренко Владимир Павлович
  • Солод Александр Григорьевич
SU1388950A1
Запоминающее устройство 1977
  • Мальцев Анатолий Иванович
  • Нагин Александр Петрович
  • Чернышев Юрий Романович
SU720509A1
Программируемая ассоциативная логическая матрица 1988
  • Попова Галина Михелевна
  • Криворучко Виталий Федорович
  • Кибирев Сергей Феодосьевич
SU1597934A1
Матричный коммутатор 1985
  • Ким Олег Хонбинович
  • Щербанов Виктор Анатольевич
  • Савчук Геннадий Георгиевич
  • Шарыгин Сергей Николаевич
SU1275753A1

Иллюстрации к изобретению SU 1 075 409 A1

Реферат патента 1984 года Матричное коммутационное устройство

МАТРИЧНОЕ КОММУТАЦИОННОЕ. УСТРОЙСТВО, содержащее матрицу коммутаторов, каждый из которых содержит запоминающих элементов, организованных в матрицу из М строк и N столбцов, и управляемых ключей, управляю1ций вход каждого из которых соединен с выходом одного из запомиHsuoiipix элементов, в каждой строке каждого коммутатора объединены входы упразпяемых ключей, а в каждом столбце каждого кокву1утатора - выходы управляе|ушх ключей, управляющие входы запоминёцощих элементов подключены к управляющим шинам выбора строки и -выбора столбца, отлич ающеес я тем, что, с целью расширения частотного диапазона коммутируе лах сигналов, в каждый коммутатор введены строка из N дополнительных запоминающих элементов, строка из N управляемых выходных форьтрователей и столбец из М входных формирователей, управляющие входы дополнительных запоминающих элементов соединены с угфавляющими шинами выбора столбца и выбора коммутатора, в каждом столбце коммутатора выходы дополнитёпьного запоминающего элемента подключены к управляющим входам управляемого выходного формирователя, а вход управляемого выходного формирователя соединен с объединенными выходами управляемых ключей, в каждой «тро ке коммутатора объединенные входы управляекых ключей соединены с выходом входного фор «шрователя, в каждой строке матричного коквиутационного устройства входы входных формирователей подключены к входной шине строки, а в каждом столбце матричного коммутационного устройства выходы управляеьвлх выходных формирователей - к выходной шине столбца. 2. Устройство по п, 1, отличающееся тем, что управляемый выходной формирователь содержит л шесть МДП-транзисторов, первый и второй МДП-транзисторы последовательно включены между шиной источника питания и общей шиной, между затворами первого и второго МДП-транзисторов параллельно включены третий и четвертый МДП-транзистоЕнл, затвор первого ВДП-транзистора через пятый МДП-транзистор подключен к ойдей шине и соединен с входом управляемоСП го выходного формирователя, а затвор 4 второго МДП-транзистора через шестой МДП-транзистор подключен к шине исО точника питания, затворы четверто ;о го и шестого МДП-транзисторов объе{динены и подключены к первой управ-/ 1ляющей шине управляемого выходного формирователя, затворы третьего и пятого МДП-транзисторов также объединены и подключены к второй управляющей шине управляемого выходного формирователя.

Формула изобретения SU 1 075 409 A1

. Фи&1

18

Документы, цитированные в отчете о поиске Патент 1984 года SU1075409A1

Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1
МДП БИС для коммутационных систем телефонии
Шеститрубный элемент пароперегревателя в жаровых трубках 1918
  • Чусов С.М.
SU1977A1
Аппарат для очищения воды при помощи химических реактивов 1917
  • Гордон И.Д.
SU2A1

SU 1 075 409 A1

Авторы

Краснопольский Алексей Георгиевич

Даты

1984-02-23Публикация

1982-03-15Подача