Матричное коммутационное устройство Советский патент 1988 года по МПК H03K17/00 

5--- 1--ь5

Изобретение может быть использовано в системах автоматики, связи, в вычислительной технике. Матричное коммутационное устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента (ЗЭ) 2 и управляемого ключа 3, 33 4, управляемые выходные формирователи 5, управляющие шины 6, 7, 8 выбора столбца, строки, коммутатора соответственно, формирователи 9,

сл

7

00 СХ5 СП

to

оо

05

N)

ft

чг

логические элементы ИЛИ 11, логические элементы И 13, 16, входную ши ну (Ш) 10 стр.оки, прямую Ш 12 начальной установки, инверсную Ш 14 начальной установки, выходную Ш 15 соответствующего столбца, МДП-тран- зисторы 24, 25, общую Ш 26 и Ш 27 питания соответственно. За счет электрических связей между функдио1

Изобретение относится, к электронной коммутационной технике и может быть использовано в системах автоматики, связи, контроля и в вычислительной технике.

Целью изобретения явЛяется расширение функциональнй1х возможностей устройства при увеличении его производительности за счет осуществления сброса всех соединений устройства в течение одного такта путем управления шинами выбора строк и столбцов от дополнительно введенных двухвходо вых элементов И, ИЛИ по сигналам начальной установки, благодаря чему в запоминающие элементы всех коммутаторов одновременно записывается оди- наков.ая исходная информация, соответствующая разомкнутому состоянию ключей коммутаторов.

На чертеже приведен пример выполнения матричного коммутационного устройства 4x4 коммутаторов в виде функциональной схемы.

Устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента 2 и управляемого ключа 3, четыре до- полнительньос запоминающих элемента 4, четыре управляемых выходных формирователей 5. В качестве запоминаю- .щего элемента используется D-триггер а в качестве управляемого ключа - МДП-транзистор. Управляющие, входы запоминающих элементов 2 и 4 соединены с управляющими шинами 6 выбора столбца, а информационные входы тех же запоминающих элементов соединены соответственно с управляющими шинами 7 выбора строки и управляющей шиной 8 выбора коммутатора.

8S286

нальными элементами реализуется новая функция управления устройством - начальная установка всех коммутаторов в исходное состояние за один такт. При необходимости многократного разъединения каналов коммутации достигается увеличение пропускной способности устройства, его производительности. 1 ил.

5

0

5

0

5

0

Выходы входных формирователей 9 подключены к входной шине 10 строки, которая соединена с входами управляемых ключей 3 той же строки.

Управляющие шины 6 выбора столбца соединены с выходами элементов ИЛИ 11, первые входы которых объединены и подключены к прямой шине 12 начальной установки. Управляющие шины 7 выбора строки подключены к выходам элементов И 13, первые входы которых объединены и подключены к инверсной шине 14 начальной у становки. Выходы ключей 3 коммутаторов 1 подключены к выходной шине 15 соответствующего столбца, которая соединена с входом управляемого выходного .формирователя 5.

Управляющая шина 8 выбора коммутатора соединена с выходом элемента И 16, первый вход которого подключен к инверсной шине 14 начальной установки, а второй - к входу выбора 17 коммутатора.

Входы входных формирователей 9 являются.входами 18 устройства, а выходы управляемых выходных формирователей 5 являются выходами 19 устройства.

Выходы дополнительных запоминающих элементов 4 являются управляющими входами 20 и 21 управляемых выходных формирователей 5.

Вторые входы элементов ИЛИ 11 подключены к входам 22 выбора столбца , а вторые входы элементов И 13 - к входам 23 выбора строки.

Управляемый выходной формирователь 5 выполнен на МДП-транзисторах по схеме элемента с тремя состояниями

И поэтому может- находит.с:я ы нк.и-ю- ченном состоят только п том случае столбец в ;1браи, в со- ответству{ощий дополнительны за ом11- наюгций элемент 4 за 1исана 1.

В противном случае МДП-транзисто- ры 24 и 25 управляемого, выходного формирователя 5 закрываются, и соответствующий выход 19 устройства изолируется от общей шины 26 и шипы 27 питания устройства.

Устройство функционирует следующим образом.

Когда на прямую шипу 12 начальной установки.подан сигнал О, а на инверсную шину 14 начальной установки сигнал 1, логические элементы 11, 13 и 16 пропускают управляющие сигналы настройки коммутаторов 1 с входов 22 и 23 выбора столбцов и строк для записи информации в запоминающие элементы 2 и 4. При этом последовательно по столбцам производится настройка комутаторов 1 .

После настройки устройства сигнал с соответствующего входа 18 устройства через входной фop иpoвaтeль 9, открытый Ю1ЮЧ 3 коммутатора 1 поступает на выходную шину 15 столбца и на вход управляемого выходного формирователя 5 и далее на выход 19 устройства.

Когда на шины 12 и 14 начальной установки поданы противоположные сигналы, на управляющих шинах 7 и 8 появляются О, а на управляющих шинах 6 столбцов - 1. При это все коммутаторы Г оказываются выбранными, и во все запоминающие элементы 2 и 4 записываются сигналь О. Все управляемые ключи 3 оказываются в разомкнутом состоянии, а управляемые выходные формирователи 5 поддер

0

5

0

5

0

5

жи заются в Т1)етьем - пысокоомном состоянии. Все входы 18 и выходы 19 устройства разомкнуты.

Таким образом, в устро 1стве зуется начальная, установка всех коммутаторов в исходное состоян 1е за один такт. При необходимости кратного разъединения каналов коммутации достигается увеличение пропускной способности устройства, т.е. его производительности.

Фор мула изобретения

Матричное коммутационное устройство по авт.св. № 1075409, отличающееся тем, что, с целью расширения функциональнь х возможностей устройства при повьш1ении его производительности, в устройство введены N логических элементов ИЛИ и (М+1) логических элементов И,- выходы логических элементов ИЛИ подключены к соответствующим управляющим шинам выбора столбца, первые входы логических элементов ИЛИ объеди- нень и подключены к прямой шине начальной установки, а вторые входы под- подключены к входам выбора столбца, выходы М логических элементов И подключены к соответствую цим управляющим шинам выбора строки, а выход (М+1)-го логического элемента И соединен с управляющей шиной выбора коммутатора, первые входы всех логических элементов И объединены и подключены к инверсной шине начальной установки, а вторые входь М логических элементов И подключены к входам выбора строки, а второй вход (М+1)-го логического элемента И соединен с входом выбора коммутатора.