Делитель частоты следования импульсов с дробным переменным коэффициентом деления Советский патент 1984 года по МПК H03K23/00 

Изобретение относится к импульсной технике и может быть использова но в устройствах вычислительной тех ники и в синтезаторах частоты. Известен делитель частоты, с дроб ным коэффициентом деления, содержащий группу элементов И, управляющий блок, элемент задержки, сумматор, триггер и счетчик импульсов 1. Недостаток известного устройства наличие в спектре выходного сигнала побочных составляющих. Наиболее близким по технической сущности к предлагаемому является делитель частоты с программным зада нием дробного коэффициента деления, содержсцций генератор импульсов, про граммный блок, первый выход которого подключен к входу делителя частоты с переменным коэффициентом деления, элемент ИЛИ, группу элементов И, фазосдвигающий блок, счетчик дроб ной части коэффициента деления и переключатель 2 . Недостаток известного устройства ограниченные функциональные возможности, так как практически невозмож но увеличить градации дробной части коэффициента деления из-за значител ного при этом усложнения устройства. Цель изобретения - расширение функциональных возможностей путем увеличения числа градацийдробной асти коэффициента деления при одно временном упрощении устройства. Указанная цель достигается тем, что в делитель частоты следования импульсов с дробнымпеременным коэф фициентом деления, содержащий фазосдвигающий блок, делитель частоты с переменным коэффициентом деления, установочный вход которого соединен с первым выходом программного блока введены умножитель частоты, а фазосдвигающий блок включает в себя m последовательно соединенных формирователей дробной части коэффициента деления, каждый из которых состоит из последовательно соединенных управляемогоделителя частоты, уста новочный вход которого подключен к соответствующему выходу программного блока, а управляющий вход - к вы ходу делителя частоты с переменным коэффициентом деления, смесителя, второй вход которого подключен к выходу умножителя частоты, и фильтр при этом вход умножителя частоты под ключен к входу управляемого делителя частоты первого формирователя дробной части коэффициента деления и к входной шине, а вход делителя частоты с переменным коэффициентом деления соединен с выходом фильтра т-го формирователя дробной части ко эффициента деления. На чертеже представлена структурная схема устройства. Устройство содержит делитель 1 частоты с переменным коэффициентом деления, программный блок 2, фазосдвигающий блок 3, включающий в себя формирователи 4 дробной части коэффициента деления, каждый из которых состоит из управляемого делителя 5 частоты, с коэффициентом деления п, смесителя б и фильтра 7, умножитель 8 частоты с коэффициентом умножения входную шину 9, выходную шину 10, Программный блок 2 представляет собой дешифратор, осуществляющий преобразование кода, поступающего на него с местного или дистанционного управления, в код, в котором управляются делители 1 и 5. Умножитель 8 предназначен для формирования сигнала, преобразующего в смесителе б выходную частоту делителя 5 к входной частоте fg, и может быть выполнен, например, в виде последовательно соединенных делителя частоты на п и умножителя на (п-1) или другими способами. Устройство работает следующим образом. Входные импульсы поступают на делитель 5, который в случае целочисленного коэффициента деления устройства осуществляет деление только на п. В смесителе 6 происходит суммирование выходного сигнала делителя 5 с частотой fo/n и сигнала умножителя с частотой . Таким образом частота выходного сигнала смесителя б равна дИ на вход каждого последующего формирователя 4, а также на вход делителя 1 поступает сигнал с частотой Q, Полосовый фильтр 7 предназначен для подавления побочных составляющих, которые возникают в смесителе 6. В случае дробного коэффициента деления выходной импульс делителя 1 разрешает изменение коэффициента деления делителя 5 на один период его выходного сигнала с п на n+k/j где , 2, ...,{п-1), i - номер формирователя дробной части коэффициента деления (, 2, ..., т). Величина k. для каждого коэффициента деления постоянна и определяется кодом, поступающим на входы установки делителя 5 от блока 2. Такое изменение коэффициента деления делителя 5 происходит один раз за каждый выходной период делителя 1 и соответствует изменению фазы выходного 5 на величину сигнала делителя В выходном сигнале смесителя 6 также происходит изменение фазы на величину . В каждом последующем формирователе 4 сдвиг фазы выходного сигнала предьвдущего формирователя 310 4 уменьшается в п раз. Общий сдёиг фазы всех формирователей 4 за выходной период делителя 1 составляет ( -). . Такое изменение фазы означает смещение во времени импульсов на входе делителя 1 ра величину , mH-fi где Т. - период входного сигнала устройства. Таким образом, период выходных импульсов устройства равен Т , т м + Т °о , i m-f-n где N - коэффициент деления делителя 1. Выходная частота следования импульсов устройства равна . ъм ьт к ч;- i ма - . Л 34 Величина минимальной градации дробной части коэффициента деления равна -п-; Следовательно, при заданной величине , и выбранной величине п требуемое количество формирователей 4 4N,. Например, при заданном дII .0,001 выбираем , тогда 0,. . Так как изменение фазы пройсхоЯ всегда один раз за выходной период делителя 1 и на одну и ту же величину, выходной сигнал устройства не содержит побочных составлянвдих. Кроме того, предлагаемая схема позвсшяет достаточно просто реализовать устройство с N. 10, в то время как известное устройство при N . «Ю рактически труднореализуе№lt1МО.

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ДРОБНЫМ ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ; ДЕЛЕНИЯ , содержащий фаэосдвигающий блок, делитель частоты с переменным коэффициентом деления, .установочный вход которого соединен с первым выходом программного блока, отличающийся тем, что, с целью расширения функциональных возможностей путем увеличения числа градаций дробной части коэффициента деления при одновременном упрощении устройства, в него введены умножитель частоты, а фаэосдвигающий блок включает в себя m последовательно соединенных формирователей дробной части коэффициента деления, каждый из которых состоит из последовательно соединенных управляемого делителя частоты, установочный вход которого подключен к соответствующему выходу программного блока, а управляющий вход - к выходу делителя частоты с переменным коэффициентом деления, смесителя, второй вход которого подключен к выходу умножителя частоты, и фильтра, при этом вход умножителя частоты подключен к входу управляемого делителя частоты первого формирователя дробной части коэф- § фициента деления и к входной шине, (Л а вход делителя частоты с переменным коэффициентом деления соединен с выходом фильтра m -го формирователя дробной.части коэффициента деления.