Вычислительное устройство Советский патент 1984 года по МПК G06G7/12 

Изобретение относится к электри ческим вычислительньпи устройствам .и может быть использовано в аналоговых вычислительных машинах. Известно множительное устройств построенное по мостовой схеме, в одно из плеч которой включен первый полевой транзистор, затвор кот рого подключен к источнику первого входного сигнала, в другое (противоположное первому) плечо - второй полевой транзистор затвор которого подключен к источнику второго вход ного сигнала, в третье плечо - по стоянный резистор, в четвертое пле чо - цифровое управляемое сопротив ление., в первую диагональ - источн напряжения, а во вторую диагональ нуль-орган, выход которого подключен к блоку управления, а выход последнего - к управлягацему входу цифрового управляемого сопротивления непосредственно и к блоку отсч та через дешифратор l . Недостатком этого устройства яв ляется ограничение, класса решаемых задач операцией аналогового умножения двух величин, заданных в виде напряжений постоянного тока. Наиболее близким к предложенному является вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого цифрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, второй вывод которого соединен со стоком второго управляемого полевого транзистора, исток первого управляемого полевого транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен ;к истоку второго управляемого поле вого транзистора, затворы первого и второго управляемых лолевых транзисторов являются соответственно первым и вторым входами вычислительного устройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которого соединен со стоком второго управляемого полево транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дааифратора, с управлян1цим входом второго цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого подключен к управлянздему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочным входом вычислительного устройства, между стоком первого и истоком второго управляемых полевых транзисторов включен источник питания 2 . Недостатком этого устройства является узкий класс решаег1ых задач. Целью изобретения является расширение класса решаемых задач. Указанная цель достигается тем, что в вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединён с первьм выводом первого цифрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, исток первого управляемого полевого транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен к истоку второго управляемого полевого транзистора, затворы первого и второго управляемых полевых транзисторов являются соответственно первым и вторым входами вычислительного устройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которого соединен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дешифратора, с управляющим входом второго цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого подключен к управлямдёму входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчёта, второй вход коммутатора кодов является установочным входом вычислительного устройства, между стоком первого и истоком второго управляемых полевых транзисторов включен источник питания, введены первое и второе дополнительные цифровые управляемые сопротивления, первый, второй

и третий дополнительные ключи, причем между истоком и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое сопротивление и первый дополнительный ключ, Mejt.ay истоком и стоком второго управляемого полевого транзистора включены соединенные последовательно второе дополнительное цифровое управляемое сопротивление и второй дополнительный ключ, второй вывод первого масштабного резистора через третий дополнительный ключ соединен со стоком второго управляемого полевого транзистора, управлянщие входы первого и второго дополнительных цифровых управляемых сопротивлений являются соответственно первым и вторым дополнительными установочными входами вычислительного устрой-; ства.

На чертеже показана функциональная схема предложенного вычислительного устройства.

Устройство содержит первый и второй управляемые полевые транзисторы 1 и 2t- первое цифровое управляe 4oe сопротивление 3, первый ключ 4, первый масштабный резистор 5, второй ключ б, второй мас1чтабный резистор 7, источник питания 8, второе цифровое управляемое сопротивление 9 кокмутатор кодов 10, нуль-орган 11, блок управления 12, дешифратор 13, блок отсчета 14, первое и второе дополнительные дифро,вые управляемыесопротивления 15 и 16, первый, второй и третий дополнительные ключи 17, 18 и 19, первый и второй входы 20 и 21, установочный вход 22, первый и второй дополнительные установочные, входы 23 и 24.

Вычислительное устройство работает следующим образом.

ПерВЕЛ и второй управляемое полевые транзисторы 1 и 2, в качестве которых могут быть использованы МОП-транзисторы, первое управляемое сопротивление 3, первый ключ 4 и второе управляемое сопротивление 9 образуют множительный мост, i При выполнений операции умйоже:ния замкнут третий дополнительный ключ 19, остальные ключи разсялкну ТЫ. . , . - .

с первого и второго входов 20 и 21 за затворы первого и второго МОП-транзисторов 1 и 2, выполняющих функцию управляемого сопротивления , поступают перемножаемые напряжения.

; Условие равновесия множительного :моста записывается в виде

1,, 1J

где R, 82- сопротивление канала сток-исток первого и второго МОМ-транзисторов 1 и 2;

Rgсопротивление первого масштабного резистора 5

R,текущее значение сопротления второго цифрювого управляемого сопротивления 9.

Так как при малых напряжениях стока сопротивление канала стокисток полевого транзистора прямо пропорционально напряжению на затворе, то

R,.U, (2)

. (3) где - коэффициенты пропорциональности;

U.Uj- напряжения на первом и втором входах 20 и 21. Текущее значение сопротивления цифрового управляемого сопротивления в функции управляющего кода равно ,

1 -о ..(4)

Ro-Ч

ы

«ах

где R - величйна полного сопротивния второго цифрового управляемого сопротивления 9; текущее значение и полный

код. С учетом приведенных выражений

. , 5)

к,

г const.

.

RoRs

, При разбалансе множительного мое.та нуль-орган 11 по величине и зна0 ку сигнала рассогласования формирует импульсы, которые поступают в блок управления 12. БЛОК управления 12 изменяет состояние второго цифрового управляемого сопротивления 9

5 до установления равновесия, после чего информация с выхода блока управления 12 в внде кода преобразуется даиифратором 13 в удобную для отсчета форму. При необходимое0 ти представления в цифровой форме и функционального преобразования напряжений-сомножителей (или,одного из них) устанавливаются в згшкнутое положение третий дополнительный

е ключ 19, первый дополнительный ключ 17 и (или) второй дополнительиый ключ 18.

Рассмотрим первый случай, цогдя згимкнуты прямой дополнительный, ключ 19 и первый дополнительиЕй ключ 17,

а напряжение на первом входе 20 (выполняет роль опорного) выбрано из условия., U,. 1,8 RO (6)

где а полное donpoтивлeниe первого дополнительного цифрового управляемого сопротивления 15 (полагаем, что полные сопротивления все цифровых сопротивлений ) . Общее сопротивление параллельно включенных первого дополнительного цифрового управляемого сопротивления 15 и первого МОП-транэистора 1 равно

, 1вр

o TiftTf 7 где р .- относительное значение кода на первом дополнительном установочном входе 23. Известно, что дробь в выражении (7) может быть представлена синусной зависимостью, тогда с учетом равновесия моста

(8)

l| k4-U26iil- -p,

1 1 где 4--5 -const.

. «5

Если использовать первое дополнительное цифровое управляемое сопротивление 15 с нормально замкнутыми ключами, то его текущее сопротивление равно

R,(l-p), (9) В этом случае

y,-U.cos|p. °

Рассмотрим второй случай, когда замкнуты третий дополнительный ключ 19 и второй дополнительный ключ 18, а напряжение на втором входе 21 (выполняет роль опорного) выбрано из условия

IrBRo, (11) где RO - полное сопротивление второго дополнительного цифрового управляемого сопротивления 16. При рассуждениях, аналогичных первому случаю, можно получить, 4 k5U,, 12)

где - относительное значение хода на дополнительном установочном входе 24, k .

Kg-o-COnet. 5

При использовании второго дополнительного цифрового управляемого сопротивления 16 с нормально замкнутьохи ключами

(13)

(.

Рассмотри} третий случай, когда замкнуты прямой дополнительный ключ 19 и первый и второй дополнительные ключи 17 и 18, а значения напряжений на первом и втором входах выбраны ранее указанных условий .

Если использовать первое и второе дополнительные цифровые управля емые сопротивления 15 и 16 с нормально разомкнутыми ключами, то - ,. . ТГ . 7 (14) где

Kfe--g «const. 5

Если использовать первое и втоQ рое дополнительные цифровые управляемые сопротивления 15 и16 с нормально зам снутыми ключами, то

l).Vosfp.coe|r.)

Если использовать первое дополнительное цифровое управляемое сопротивление 15 с нормально разомкнутыми ключами (с- нормально замкнутыми ключами) и второе дополнительное сопротивление 16 с нор0 мально замкнутыми ключами (с нормально разомкнутыми ключами), то результат выполнения множительной операции принимает вид , П- о

(16)

5

б5 п5р-соб- ,

/ f

(17)

tVj,cos-|p-9in- f.

в режиме выполнения операции умножения двух величин с извлечением корня квадратного из произведения замкнут первый ключ 4, при этом на управляющий вход первого цифрового управляемого сопротивления 3 поступает код с выхода коммутатора кодов 10. Условие равновесия моста имеет вид

. В2 Вд- В, 18) где Вд-у - текущее значение сопротивления первого цифрового упраляемого сопротивления 3. Окончательная операция имеет вид

(19)

congt

где

Чтобы получить подкоренное выражение вида, аналогичного виду в выражениях (8), (10), (12), .(13) (17), достаточно, замкнуть соответ«г; ствукиие этим выражениям ключи в описанных режимах работы.

В режиме выполнения операции умножения двух величин с одновременным делением на третью величину замкнут первый ключ 4, а на управлякщий вход первого цифрового управляемого сопротивления 3 поступает код с установочного входа 22. Условие равновесия моста имеет вид

. (20) где RI - текущее значение сопротивления первого цифрового управляемого сопротивления 3 в функции кода с устано вечного входа 22. Тогда U,-L(7 . .,-W2 А где 8-Тг к о «X - относительное значение кода с установочного входа 22. Для получения в числителе выражения (21) функций вида (8), (10), (12), (13), (14), 15), (16), (17) достаточно проделать описанные переключения и выполнить указанные условия. В режиме выполнения операции умножения двух, величин с одновременным делением на результат функционального преобразования третьей величины замкнуты первый ключ 4 третий дополнительный ключ 19, а н управляюций вход первого цифрового управляемого сопротивления 3 подан код с установочного входа 22. Величина сопротивления первого масшт ного резистора 5 выбирается из условия Условие равновесия множительного моста . KVR SB-BC(23) причем 1 QV в - в ij-- с о 1,8+Х где Bg - общее сопротивление парал лельно включенных первого цифровог управляемого сопротивления 3. и первого масштабногоiрезистора 5. С учетом изложенного, результат преобразования входных напряжений равен ц.и. У-eWp .Если использовать первое цифроiBoe управляемое сопротивление 3 с нормально замкнутыми ключ.ами, то результат преобразования будет UvU. (26) coS x в выражениях (25) и (26) числитель может принимать вид, аналогич ный виду в выражениях(8), (10), (12), (13} - (17), при соответству щих переключениях. В режиме вычисления арксинусной (арккосинусной) функции, аргументо которой является произведение двух величин, замкнуты второй ключ 6 и третий дополнительный ключ 19. Вел чина сопротивления второго масштаб ного резистора 7 выбирается из усут вия (27) где RO полное сопротивление второ го цифрового управляемого сопротив ления 9. Общее сопротивление параллельно включенных второго цифрового управяемого сопротивления 9 и второго асштабного резистора 7 равно -00 -84 28) Условие равШ5вёсия множительного моста B,-R,,(29) Поэтому 1i(30) 21| Кзагс5« UvU. Если использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то результат преобразования (j KjarccosU -Uj. Аргумент функций в выражениях (30) и () может принимать вид, аналогичный внцу в выражениях (8), (10), (12), (13)-(17), при соответствующих переключениях. В режиме вычисления арксинусной (арккосинусной) функции, ар1гуме«том которой является произведение двух величин, деленное на третью величину, замкнуты первый и второй ключи 4 и 6, на управляющий .вход пер-вого цифрового управляемого сопротивления 3 подается код с установочного входа 22. Условие расновесия множительного моста RV BZ RjB-B,. . (32) В результате Т . . UvUj (33) -jijKgarc in-.:-i.. Если использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то в результате преобразования входных напряжений 7 U,.0i (34) , -24 e-a« °s-x Аргумент в выражениях (33), (34) может, быть представлен более сложными функциями, аналогичными ра«ее названным. В режиме вычисления арксинусной (арккосинусной) функции, аргументрм которой является произведение двух- величин, деленное на результат функционального преобразования третьей величины, замкнуты первый и второй ключи 4 и 6 и третий дополнительный ключ 19, а на урравляющий вход первого цифрового управляемого сопротивления 3 подается код с установочного входа 22. Из условия равновесия множительного, моста р. 5 HO-Be . (35J имеем V Ца /le .54 a ° ,

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, сЬдержаицее первый и второй элементы с управляетюй проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого цифрового управляемого сопротивления, второй вывод которого через первьй ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первоЬо управляемого полевого транзистора, к стоку которого подключен первый вывод первого маоатабного резистора, исток первого управляемого ПОЛ1ВВОГО транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен к истоку второго управляемого полевого транзистора, затворы первого и второго управляемых полевых транз 1сТоров являются соответственно первым и вторым входами вйчислительного устройства/ исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которЬго соепинен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом де1йифратора, с управляющим входом второго цифрового управляемого сопротивления и со входом KONwyTaTOpa кодов, выход которого подключен к управляющему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочным входом вычислительного устройства, между стоке первого и истоком второго управляемых полевых транзисторов включен г источник литания, о.т л и ч а ю щ ее с я тем,что,с целью расширения класса решаемых задач, в него введены первое и Второе дополнительные цифровые управляемые сопротивг ления, первый, второй и третий § дополнительные ключи, причем между истоком и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое X сопротивление и первый дополнительный ключ, между истоком и стоком второго управляемого полевого транзистора включены соединенные после:п довательно второе дополнительное цифровое управляемое сопротивление о и второй дополнительный ключ, второй вывод первого масштабного резистора через третий дополнительный ключ соединен со сток сел второго управляемого полевого транзистора, управлякщие входы первого и второго дополнительных цифровых управляемых сопротивлений йвляются соответственно первьм и вторш дополнительными установочными входами вычислительного устрой ства.1