Устройство переменного приоритета Советский патент 1984 года по МПК G06F9/48 G06F9/50 

Изобретение относится к вычислительной технике и может найти применение в устройствах прерывания программ.

Известно устройство, содержащее регистр приоритета, счётчик, блок на нуль счетчика, циклический регистр сдвига, блок анализа на единицу старшего и соответственно младшего разрядов циклического регистра сдвига, блок управления, триггер направления сдвигов и блок инвертирования содержимого счетчика С13.

Недостатком данного устройства является низкое быстродействие,которое обусловлено тремй причинами. Во-первых, определение модифицированной части адреса происходит в несколько этапов. Во-вторых, содержимое циклического регистра сдвига во время определения модифицированной части адреса портится и перед началом очередного цикла его нужно восстановить В-третьих, запросы, пришедшие во время цикла работы, не могут быть приняты на циклический регистр сдвига.

Известно также устройство, содержащее циклический сдвиговый регистр, регистр запросов, триггер направления сдвига, группу элементов Н, элемент ИЛИ-НЕ, два элемента И сдвига, шифратор и дешифратор СЗ.

Однако указанное устройство имеет низкую пропускную способность высокоприоритетных запросов.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство переменного приоритета, содержащее циклический регистр сдвига, регистр запросов,. триггер направления сдвига, первую группу элементов И, элемент ИЛИ-НЕ, два элемента И, шифратор, дешифратор, причем первые входы элементов И первой группы соединены с выходами соответствующих разрядов регистра запросов, выходы элементов И первой группы подсоединены к входам элемента ИЛИ-НЕ и шифратора, выходы которого являются выходами устройства, выход элемента ИЛИ-НЕ соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами триггера нап1 авления сдвига, третьи входы первого и второго элементов И соединены с тактовЕЛл входом устройства, выходы первого и второго элементов И подсоединены соответственно к первому и второму входам управления сдвнгом циклического регистра сдвига, выходы которого соединены с вторыми входами соответствующих элементов И первой, группы, входы регистра запросов являются информационными входами

устройства,входы дешифратора являются кодовыми входами устройства, входы триггера направления сдвига являются первым и вторым входами опроса устройства, введены вторая и третья группы элементов И, буферный регистр и два элемента ИЛИ, причем первые входы элементов И второй группы соединены с выходами дешифратора, вторые входы элементов И второй группы соединены с выходом первого элемента ИЛИ, первый вход которого является входом запуска устройства, второй вход первого элемента ИЛИ связан с выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И третьей группы, первые входы элементов И третьей группы соединены с выходами буферного регистра, вторые входы элементов И третьей группы соединены с соответствующими выходами регистра запросов, входы буферного регистра соединены с выходами циклического регистра сдвига, входами которого являются выходы элементов И второй группы, выход второго элемента ИЛИ соединен с входами сброса циклического регистра сдвига и буферного регистра

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит регистр 1 запросов, дешифратор 2, элемент ИЛИ 3, триггер 4 направления сдвига, группу элементов И 5, группу элементов И 6, циклический регистр 7 сдвига, группу элементов И 8, буферный регистр 9, элемент ИЛИ-НЕ 10, группу элементов И 11, шифратор 12, элемент ИЛИ 13, информационные входы14 кодовые входы 15, вход 1б запуска, тактовый вход 17, входы 18 опроса и выходы 19.

Устройство работает следующим образом.

В исходном состоянии разряды всех регистров обнулены, на выходе элемента ИЛИ-НЁ 10 единичный сигнал, подготавливающий к открытию элементы И 6 по третьему входу. Программно из ЦВМ на входы 15 поступает код наивысшего приоритета в форме потенциального сигнала, одновременно по входам 18 программно заносится сигнал направления сдвига на триггер 4 Сигнал занесения кода наивысшего приоритета по входу 16, пройдя элемент ИЛИ 3, открывает элементы И 5 и код наивысшего приоритета, пройдя череэ дешифратор и элементы и 5, устанавливает определенный разряд регистра сдвига в единицу, которая сразу же заносится в соответствуюишй разряд вспомогательного регистра 9. Если заявки с наивысшим прио итетом не оказалось, то на входе элемента ИЛИ-НЕ 10 нулевые сигналы.

а следовательно, тактовые импульсы с входа 17 поступают через открытый элемент И 6 и осуществляют сдвиг единицы в соответствии с заданнытч направлением, сдвигаемые единицы, переписнвгиотся в соответствующие разряды вспомогательного регистра, Сдвиг в сторону уменьшения приоритета осуществляется до тех пор, пока . значение пары соответствукндих разрядов регистра 1 запросов и циклического регистра 7 сдвига не будет содержать единицу. Сигнал с соответстiByromero элемента И 8 поступает на (ВХОД шифратора 12, на выходе которого появляется код, соответствующий запросу, обладающему в данный момент высшим приоритетом. Его можно использовать как модифицированную часть адр6са. При появлении сигнала на вы-. ходе одного из элементов И 8 элемен ИЛИ-НЕ 10 запирает элементы И 6 сдвига. ., .

Если в процессе сдвига единицы в сдвигаемом регистре 3 поступил зап.рос с большим приоритетом, то всгзмож ;ны два варианта: первый, если в момент времени не обслуживалась

низкоприоритетная заявка, то высокоприоритетная заявка пройдет соответствующие открытые злемен ты И 11, затем через элемент ИЛИ 13 сбросит в ноль циклический регистр сдвига и вспомогательный регистр, затем пройдет через элемент ИЛИ 13 и откроет элементы И 5, при этом код наивысшего приоритета вновь занесется на циклический регистр сдвига, пройдя через дешифратор и элементы И 5. Устройство вновь начинает опрос регистра заявок с наивысшего приоритета. Второй вариант возможен, если в данный момент времени обслуживалась заявка низкоприоритетная и поступил высокоприоритетный запрос,. то он ждет дообслуживания заявки и лишь затем сам идет на обслуживание. Если одновременно придут две или более высокоприоритетные заявки, то работа устройства протекает аналогично указанному случаю прихода одно высокоприоритетной заявки.

Применение изобретения позволяет расширить функциональные возможности предлагаемого устройства.

) УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА, содержащее циклический регистр сдвига, регистр запросов, триггер направления сдвига, первую группу элементов И, элемент ИЛИ-НЕ, два элемента И, шифратор, дешифратор, причем первые входы элементов И первой группы соединены с выхода ми соответствунхцих разрядов регийтра запросов, выходы элементов И первой групйы подсоединены к входам элемЪнта ИЛИ-НЕ и шифратора, выходы которого являются выходами устройства, выход элемента ИЛИ-НЕ соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямшл .и инверсньш выходами триггера направления сдвига, третьи входы первого и второго элементов И соединены с тактовым входом устройства, выходы первого и второго элементов подсоединены соответствейно к первому и второму зхопам управления сдвигом циклического регистра- сдвига, выходы которого соединены с вторь1ми входами соответствующих элементов И первой группы, входы регистра запросов являются информационными входами устройства, входы дешифратора являются кодовыми входами устройства, входы триггера направления сдвига явля1Ьтся первым и вторым входами опроса устройства, о тличающеес я тем, что, с целью повышения быстродействия, оно содержит вторую и третью группы элементов И, буферный регистр и два элемента ИЛИ, причем первые входы элементов И второй груп пы соединены с выходами дешифратора, вторые входы элементов И второй S группы соединены с выходом первого элемента ИЛИ, первый вход которого является входом запуска устройства, Г второй вход первого элемента ИЛИ свя зан с выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И третьей группы, первые входы элементов И третьей группы соединены с выходами буферного регистра, вторые входы элементов И 00 третьей группы соединены с соответствующими выходами регистра запросов оо р§ входы буферного регистра соединены с выходами циклического регистра сдвига, входами которого являются . выходы элементов И второй группы, выход второго ИЛИ соединен с входами сброса циклического реги,стра сдвига и буферного регистра.