Устройство для обмена информацией Советский патент 1984 года по МПК G06F3/04 

ми первого и второго элементов И-ИЛИ выходы которых соединены соответственно с единичнымвходом триггера и вычитающим входом счетчика, группа входов установки которого подключена к группе выходов узла набора кода а выход - к первому нулевому входу триггера, второй нулевой вход которого и вход сброса счетчика соединены с вторым входом блока коммутации, выход второго узла шинных формирователей соединен через третий и четвертый формирователи импульса соответственно с третьими прямыми входами первого и второго элементов И-ИЛИ, четвертый и пятый прямые входы которого соединены с выходом триггера, управляющим входом узла элементов И, вторым входом первого элемента И и через пятый формирователь И1утульса с управляющим входом .счетчика, четвертый и пятый прямые входы первого элемента И-ИЛИ подключены соответственно к выходам первого и второго дешифраторов команд, первые входы второго и третьего элементов И соедин ны соответственно с выходами второго и первого формирователей импульса, вторые входы - с йыходом триггера, а выходы являются соответственно вторым и первым выходами блока коммутации, причем в блоке управления группа выходов реверсивного счетчика подключена к группам входов первого и второго дешифраторов , суммирующий и вычитающий входы - соответственно к выходам первого и второго элементов И-ИЛИ и к третьему и четвертому выходам блока управления, а вход сброса - к выходу кнопки сигнала Сброс, второму ВЫХОДУ блока управления и входам сброса первого, второго и третьего триггеров, группы информационных входов

первого и второго узлов элементов п соединены с первой группой входов блока управления, а группы, выходов являются соответственно третьей и второй группами выходов блока управления, первая и вторая группы информационных входов узла элементов И-ИЛИ являются соответственно третьей и второй группами входов блока управления, группа выходов соединена с первой группой выходов блока управления , а управляющий вход подключен к первому входу блока управления, инверсным входам элемента И, первс го второго и третьего элементов И-ИЛИ, инверсным управляющим входам второго узла элементов И и второго дешифратора, прямым управляющим входам первого дешифратора, первого узла элементов И и первым пря1и1ым входам первого, второго и третьего элементов И-ИЛИ, выход которого является пятым выходом блока управления, второй прямой вход соединен с единичным выходом первого триггера, а третий прямой вход - с нулевым выходоми информационным входом второго триггера, синхронизирующий вход которого подключен к выходу второго дешифратора и прямому входу элемента И, выходом соединенного с установочным входом третьего триггера, выход которого является первым выходом блока управления, нулевойвыход первого триггера соединен со своим информационным входом, синхронизирующий вход первого триггера подключен к выходу первого дешифратора, вторые прямые входы первого и второго элементов И-ИЛИ соединены соответственно с вторым и пятым входами блока управления, а третьи прямые входы г- соответственно с четвертым и третьим входами блока управления.

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах автоматизации научных исследований.;

Известны- устройства для обмена ин | ормации, содержащие центральный процессор (ЦП) и адаптер канал-объект, причем первый канал ввода-вывода(ЦП) подключен к внешней памяти (вп), к второму каналу ввода-вывода ЦП подключена первая шина адаптера каналобъект, вторая шина которого является шиной ввода-вывода всего устрсэйства. Адаптер канал-объект состоит из

первого и второго блоков управления, а также блока буферной пгшятр, первая шина первого блока управления является первой шиной адаптера канал-объект, при этом вторая шина первого блока управления соединена с

первой шиной второго блока управления, причем вторая шина второго блока управления является второй шиной

адаптера, кроме того, первая и вторая шины блока буферной памяти соединены с третьими шинами первого и второго блоков управления соответственно. В устройстве реализуется три режима обмена: между внешним объектом ГВО) и адаптером - непрерывный цифровой поток в течение всего сеанса .обмена; между адаптером и ЦП - файлы данных не длиннее объема памяти; между ЦП и ВП - файлы данных не длин нее единичного объема физического но сителя этой памяти. При вводе информации от ВО на ВП цифровой поток от ВО поступает в адаптер и через второ канал ввода-вывода ЦП поступа|от в пд мять ЦП. Из памяти ЦП данные через второй канал ввода-вывода выводятся для записи на ВП. При этом предполагаем, что скорость цифрового потока ВО не превосходит скорости цифрового потока при передаче от ЦП к ВП и обратно. Вывод информации из ВП на ВО орга низуется в обратном порядке l . Недостатками этого устройства являются сложность, большое время ввода-вывода и большой объем б|1ока буферной памяти. , . Наиболее близким к изобретению является устройство для сопряжения, содержащее блок связи с каналом ввода-вывода, первые выходы и вход кото рого соединены соответственно с первыми входом и выходом блок коммута ции, вторые вход и выход которого через блок буферной памяти подключены к первым выходу и входу блока связи с абонентами, вторые и третьи входал и выходы являются соответствующими входами и выходами устройства, а группа управляющих входов подключена к первой группе выходов блока управления коммутацией, первая группа входов которого соединена с выходами блоков дешифрации адреса и команд, а вторые группы входов и выходов являются соответственно группами вхо дов и выходов устройства, выход блока буферной памяти соединен с входами блоков дешифрации адреса и команд и входом блока управления коммутацией. Блок коммутации содержит .группу элементов и и группу элементов ИЛИ, а блок управления коммутацией - две группы элементов ИЛИ, группу триггеров и группу элементов И 2j . Недостаток известного устройстзаа низкая пропускная способность, поскольку обмен между ЦВМ и отдельным абонентом осуществляется под управлением ЦВМ. Целью изобретения являетсяповышение пропускной способности устройства. , /, Поставленная цель достигается тем что в устройство, содержащее блок коммутации, первые группы входов и выходов которого являются соответственно первыми группс1ми инфорглациовных входов и выходов устройства, блок управления/ первый, второй и третий входы и первый выход которого являются соответственно входом режима, входом синхронизации, входом команды и выходом синхронизации устройства, и блок памяти, группа информационных выходов которого подключена к первой группе входов блока управления, первым входом и вторым выходом соединенного соответственно с лервым и вторым входами блока коммутации, причем блок коммутации включает два дешифратора команд и три элемента И, а блок управленияэлемент И, два дешифратора, первый узел элементов И и три триггера, введены в блок коммутации три узла шинных формирователей, узел набора кода/два элемента И-ИЛИ, счетчик, пять формирователей импульса, узел элементов И-ИЛИг узел элементов И и триггер, а в блок управления - узел элементов И-ИЛИ, второй узел элементов И, три элемента И-ИЛИ, реверсивный счетчик и кнопка сигнала Сброс, причем первая группа выходов и третий и четвертый выходы блока управления подключены соответственно к группе информа1ционных входов и входам управления записью и считыванием блока памяти, пятый выход является выходом прерывания устройства, вторые группы входов и выходов соответственно вторыми группами ин.формационных входов и выходов устройства, а третьи группы входов и выходов и четвертый и пятый входы соединены соответственно с вторыми группами, выходов и входов и первым и вторым выходами блока коммутации, причем в блоке коммутации группы входов первого и второго узлов шинных формирователей соединены с соответствующими шинами первой группы входов блока коммутации, группа информационных входов узла элементов И соединена с группой выходов первого узла шинных формирователей и группой входов первого дешифратора команд, а группа выходов является второй группой выходов блока коммутации, первая группа информационных входов узла элементов И-ИЛИ соединена с групйой выходов второго узла шинных формирователей и группой входов второго дешифратора команд, вторая группа информационных вхопов является второй группой входов блока коммутации, а группа выходов через третий узел шинных формирователей соединена с первой группой выходов блока коммутации, инверсные и первые прямые входы первого и второго элементов И-ИЛИ соединены с первым входом блока коммутации и первым входом первого элемента И, выход которого соединен с управляющим входом узла элементов И-ИЛИ, выход первого узла шинных формирователей соединён через первый и второй формирователи импульса соот ветственно с вторыми прямыми входами первого и второго элементов И-ИЛИ выходы которых соединены соответственно с единичным входом триггера и вычитающим входом счетчика, группа входов установки которого подключена к группе выходов узла набора ко ha, а выход - к первому нулевому входу триггера, второй нулевой вход которого и вход сброса счетчика соединены с вторым входом блока коммута ции, выход второго узла шинных форми рователей соединен через третий и четвертый формирователи импульса соответственно с третьими прямыми входами первого и второго элементов И-ИЛИ четвертый и пятый прямые входы которого соединены с выходом триггера, управляющим .входом узла .элементов И, вторым входом первого элемента И и через пятый формирователь импульса с управляющим входом счетчика, четвертый и пятый прямые входы первого элемента И-ИЛИ подключены соответственно к выходам первого и второго дешифраторов команд, первые входы второго и третьего элементов И соединены соответственно с выходами второго и первого формирователей импульса, вторые входы - с выходом триггера, а выходы являются соответственно вторым и первым выходами бло ка коммутации, причем в блоке управления группа выходов реверсивного счетчика подключена к группам входов первого и второго дешифраторов, суммирующий и вычитающий входы - соответ ственно к выходам первого и второго элементов И-ИЛИ и к третьему и четвертому выходам блока управления, а вход сброса - к выходу кнопки сигнала Сброс, второму выходу блока управления и входам сброса первого, второго и третьего триггеров, группы информационных входов первого и второго узлЬв элементов И соединены с первой группой входов блока управления, а группы выходов являются соответственно третьей и второй группами выходов блока управления, первая и вторая группы информационных входов узла элементов И-ИЛИ явля ются соответственно третьей и /второй группами входов блока уп.равления, группа выходов соединена с первой группой выходов .блока управления, а управляющий вход подключен к первому входу блока управления, инверсным входам элемента И, первого, второго и третьего элементов И-ИЛИ, инверсным управляющим вхо дом второго узла элементов И и второго дешифратора, прямым управляющим входам первого дешифратора, первого узла элементов И и первым прямым вхо дам первого, второго и третьего элементов И-ИЛИ, выход которого является пятым выходом блока управления, второй прямой вход соединен с единичным выходом первого триггера, а гретий прямой вход - с нулевым выходом и информационным входом второго триггера, синхронизирующий вход которого подключен к выходу второго дешифратора и прямому входу элемента И, вы)содом соединенного с установочным рходом третьего триггера, выход которого является первым выходом блока управления, нулевой выход первого триггера соединен со своим информе,ционным входом, синхронизирующий вход первого триггера подключен к выходу первого дешифратора, вторые прямые входы первого и второго элементов И-ИЛИ соединены соответственно с вторым и пятьлм входами блока управления, а третьи прямые входы соответственно с четвертым и третьим входами блока управления. На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - функциональные схемы блока коммутации и блока управления; на фиг. 4 и 5 временные диаграммы работы блока коммутации и распределения объема памяти для режимов обмена На ВП(фиг.5а и От ВП (фиг. 58). Устройство подключено к ВП клапан 1 ввода-вывода процессора при помощи входной 2 и выходпой 3 интерфейсных шин, образующих первые группы информационных входов и выходов устройства, и содержит (фиг.1 блок 4 памяти, блок 5 управления, блок 6 коммутации, шину 7 выхода пре. рывания устройства, шины 8-11 входа режима, входа и выхода синхронизации и входа команды устройства, входную 12 и выходную 13 шины вторых групп информационных входов и выходов устройства. На фиг. 1 показаны также входные 14 и 15 и выходные 16 и 17 шины первой и третьей групп входов и выходов блока 5 управления, а также шины 18-20 третьего, четвертого и второго выходов и шины 21 и 22 четвертого и пятого входов блока 5 управления. Блок б коммутации содержит (фиг.2) узлы 23-25 шинных формирователей, узел 26 элементов И-ИЛИ, дешифраторы 27 и 28 команд, узел 29 набора кода, счетчик 30, триггер 31, элементы И-ИЛИ 32 и 33, элементы И 34 36, узел 37 элементов .И, формирователи 38-42 импульса (одновибраторы). Блок 5 управления содержит (фиг.З) реверсивный счетчик 43, дешифраторы 44 и 45,, узел 46 элементов И-ИЛИ, узлы 47 и 48 элементов И, элементы И-ИЛИ 49 - 51, триггеры 52 - 54, элемент И 55 и кнопка 56 сигнала Сброс На фиг. 4 обозначены сигнал 57 Байт послан, сигнал 58 Байт воспринят, сигнал 59 на выходе триггера 31, сигналы 60 смены состояний счетчика 30, сигнал 61 Запрос от ВП и сигнсш 62 Строб сопровожде ния от ВП. На фиг. 5 обозначены текущий объем заполненной памяти блока 4, граничные объемы W и Wj для формирования сигнала Прерывание в режимах На ВП и От ВП, текущее время Ь время реакции на сигнал Прерыва ние i one / моменты А начала работы во,В-начала обмена ЦП с ВП, С - форми рования сигнала Прерывание,D - фор мирования сигнала Пуск внешнего объ екта. Узлы 26 и 46 содержат элементы 2И-2И-2ИЛИ, первые входы элементов 2И объединены, причем один из них ин вертирующий, и подключены к управляю щему входу узла, а к вторым входам подключаются одновременные линии из состава первой и второй входных шин узла, а выхрд элемента 2И-2И-2ИЛИ , является выходом отдельной линий в группе выходов узла. Узел 29 набора кода может быть выполнен в виде ряда перемычек или переключателей, подклю чающих разрядные линии группы выходоз шины к потенциалам Лог. 1 или Лог. О. Одновибраторы 39 и 41 .формируют выходной импульс по заднему фронту входного сигнала ( перепад . 1 - Лог О), Одновибраторы 38, 40 и 42 с инвертирующим входом импульс по переднему фронту входного сигнала. Устройство работает следующим образом. Кнопкой 56 осуществляется начгшьный сброс в О, счетчиков 30 и 43 и триггеров 31, , 53 и 54. Б режиме передачи данных от ВО во ВП (режим На ВП) на шине 8 устанав ливается потенциал Лог. 1. Затем по шине 12 устройства начинают посту пать байты данных от ВО, которые через узел 46 подаются на шину 16 в {блок 4 памяти. При этом на шину 9 устройства подается импульс сопровож дения данных во, который совпадает с началом передачи байта данных. Этот импульс, пройдя элемент И-ИЛИ 49, поступает по шине 18 на вход блока 4 после чего байт данных на шине 16 запоминается в памяти. Кроме того, импульс сопровождения данных с выхода элемента И-ИЛИ 49 подаемся на суй мирующий вход реверсивного счетчика 43, содержимое которого увеличивается при этом на 1. В режиме На ВП когда содержимое реверсивного счетчика 43 станет равным W , на выходе дешифратора 44 устанавлив ается потен циал Лог. 1, по фронту установления которого триггер 52 переходит .в состояние Лог. 1. Потенциал Лог.1 посредством элемента И-ИЛИ 51 устанавливается на шине 7 и на входе Прерывание ЦП. После поступления сигнала Прерывание .ЦП переходит к подпрограмме записи на ВП файла данных, состоящего из заданного числа байт, причем первый байт файла является кодом команды Запись от внешнего объекта, передача которо- . го приводит к установлению потенциала Лог. 1 на выходе дешифратора 28. Интерфейс ЦП и ВП, организованный по методу квитированной передачи, характеризуется тем, что начало передачи байта от ЦП сопровождается сигналом идентификации данных канала Инф.К, который снимается 1после прихода от ВП сигнала идентификации данных абонента Инф. А данных воспринят (фиг. 4, поз. 57 и 5S), после чего ЦП может сменить байт данных. В режиме передачи от ВП к ЦП указанные функции сигналов Инф. А и Инф. К меняются. По переднему фронту сигнала Инф. А одновибратор 38 формирует импульс, который при наличии потенциала Лог. 1 на выходе дешифратора 28 поступает с выхода элемента И-ИЛИ 32 на вход триггера 31 и переводит его в состояние Лог. 1 (фиг. 4, поз.59}. По переднему фронту установления потенциала Лог 1 одновибратор 42 формирует сигнал записи начального, кода в счетчик 30. Код подаетс}| с узла 29 и является двоичной записью указанного числа заданных байтов файла. Смена состояния счетчика 30 производится импульсом, формируемым по заднему фронту сигнала Байт послан одновибратором 39 ипоступающим на вход счетчика 30 с выхода элемента И-ИЛИ 33, при этом содержимое счетчика 30 уменьшается на 1. С приходом импульса считывания последнего байта файла счетчик 30 формирует сигнал Заем, который сбрасывает триггер 31 в состояние Лог. О. По потенциалу Лог. О с выхода элемента И 34 узел 26 отключает от группы входов узла 25 шину 17 и подключает к ней группу выходов узла 24, т.е. восстанавливает шину 3 данных канала из состава выходной интерфейсной шины канала ввода-вывода ЦП .у При потенциале Лог. 1 на выходе триггера 31 импульсы, формируемые одновибратором 39 и соответствующие заднему фронту сигнала Инф. Л, поступают с выхода элемента И 35 по шине 22 на вход элемента И-ИЛИ 50, с выхода которого подаются по шине 19 на вход блока 4 памяти. Таким образом, к очередному сигналу Инф. К на шине 17 блока 5 убудет выставлен новый байт данных, который и вводится во ВП. С выхода элемента И-ИЛИ 50 сигнгш подается .также на вычитаххций вход реверсивного счетчика 43, кг1ждое считывание из блока 4 уменьшает содержимое счетчика 43 на 1, а когда оно достигает значения Mf , на выходе дешифратора 44 устанавливается потенциал Лог. 1, по фронту которого триггер 52 переходит в ,состояние Лог.О.. . В режиме От ЙЙ данные от ВП вы водятся iJa ВО, при этом на первом входе устройства выставляется потенциал Лог. О, а первый байт данных файла данныхг идущего от ВП к ЦП в режиме Чтение ВП, является кодом Вывод на во, который дешифрируется дешифраторе 27, и аналогично указан ному (с заменой в тексте Инф. А на Инф. К) производится установка потенциала Лог. 1 на выходе тригге ра 31, запись начгшьного кода в счеТ чик 30, уменьшение содержимого счетчика 30 вплоть до сигнала Заем и. сброс триггера 31. в данном режиме посредством узлов 37 и 46 шина 15 коммутируется на время передачи указанного файла данных на шину 16 блока 4 памяти. Сигнал Запись в память формируется по переднему фронту сигНсша Инф. А и с выхода элемента И 36 поступает на шину 21 и дгшее через элемент И-ИЛИ 49 и шину 18 на вход блока 4. Одновременно он подается на сумлирухиций вход реверсивного счетчика 43 и добавляет 1 к содержимому счетчика, а при достижении значения NA/ на выходе дешифратора 45 формируется потенциал Лог.1 по фронту установления которого триг гер 53 переходит в состояние Лог.О При этом триггер 54 устанавливается в состояние Лог. 1, потенциал Лог. 1 по шине 10 из блока 5 подается на ВО в качестве сигнала Пуск объекта. После этого на вход устрой ства по шине 11 поступает импульс Запрос от объекта, который подается на вход элемента И-ИЛИ 50, ас его выхода по шине 19 - на вход блока 4, после чего на шине 14 блока 4 выставляется байт данных, который поступает через узел 48 на шину 13 и далее на ВО. Сигнал с выхода элсгмента И-ИЛИ 50 поступает также на вычитающий вход реверсивного счетчика 43. Содержимое счетчика 43 начинает уменьшаться (фиг.5Б) и когда достигает значения Щ, на выходе дешифратора 45 формируется потенциал ЛогЛ, по фронту которого триггер 53, работакздий в ре2, переходит в жиме делителя На по инверсному высостояние Лог. 1 ходу, при этом на шине 7 выставляется потенциал Лог. что приводит к прерыванию выполнения текущей программы ЦП. ЦП организует чтение очередного файла данных из ВП, при этом данные размещсиотся. в блоке 4 памяти, как было указано. Триггеры 52 и 53 формируют сигнал Прерывание, причем в режиме На ВП этот сигнал выдается при заполнении памяти до значения W( и более ячеек памяти блока 4 (или единиц байт данных), а в режиме От ВП сигнал Прерывание формируется при уменьшении заполненного объема памяти до Wj и менее. Значения W, и VIу выбираются в зависимости от общего объема памяти блока 4, скорости цифровых потоков ВО и ВП, времени реакции Щ1 на Прерывание и от объема файла данных единичного обмена между ЦП и ВП. Таким образом, в предложенном устройстве в обоих режимах обмена информацией между ВО и ВП передача данных происходит непосредственно между этими устройствгими, минуя ЦП. В режиме На ВП данные от ВО, накопленные в блоке 4 , поступают через блок 6 непосредственно на ВП в сопровождении управлякицих сигналов ЦП, который на это время организует передачу фиктивного файла данных на ВП. В режиме От ВП организуется передача файла данных от ВП к ЦП, и эти данные поступают на ВО через блок 6. Передача данных без использования процессора в качестве буферной памяти обеспечивает сокращение времени передачи и повыи(ение пропускной способности устройства.I Кроме того, в предлагаемом устройстве обеспечивается сокращение емкости памяти за счет сокращения длительности хранения файлов.

иг.2

Фиг.

Vf