Цифровой функциональный преобразователь Советский патент 1984 года по МПК G06F17/17 

Изобретение относится к вычислительной технике, а именно к устройствам для вычисления и воспроизведения функциональных зависимостей методом кусочно-линейной аппроксимации, и может найти приме неиие в измерительной технике, си стёмах контроля и управления. Известен цифровой аппроксиматор содержащий генератор импульсов, счетчики, блок памяти, сумматор, формирующий функцию за счет суммирования в сумматоре текущего значе ния функции импульсной последовательности, поступающей с- выхода счетчика входных импульсов, с импульсами, поступающими из блока памяти наклона участков аппроксимации С Однако это устройство отличается большими аппаратурными затратам ограниченным быстродействием и не отличается гибкостью при смейе вида аппроксимируемой функции. Наиболее близким к изобретению техническим решением является цифровой функциональный преобразователь, содержащий генератор импулы сов, элемент И, первый вход которо го соединен с выходом генератора, триггер, соединенный с вторым входом элемента И, реверсивный счетчик, дешифратор, входы которог соединены с выходом счетчика, элемент ИЛИ, входы которого соединены с выходом дешифратора, счетчик с переменным коэффициентом деления, кольцевой счетчик, коммутатор C2J Однако известное устройство при годно только для воспроизведения функциональньк зависимостей и не позволяет производить вычисление функции для конкретного заданного аргумента, что сужает функциональные возможности. Целью изобретения является расширение области применения за счет Возмояшости работы преобразователя в режиме вычисления значения функ ции от заданного аргумента и в реж ме генерирования функции. Поставленная цель достигается тем, что в цифровой функциональный преобразователь, содержащий генера тор импульсов, элемент И, триггер, счетчик функции, дешифратор и элемент ИЛИ, причем выход генератора импульсов соединен с первым входом элемента И, второй вход которого 092 соединен с выходом триггера, выход счетчика функции соединен с выходом преобразователя, выход дешифратора соединен с входами элемента ИЛИ, вход пуска преобразователя соединен с первым входом триггера, дополиительно введены сдвиговый регистр, управляемой делитель частоты, счетчик аргумента, регистр аргумента и схема сравнения, первый и второй входы которой соединены с выходами соответственно счетчика аргумента и регистра аргумента, информационный вход которого соединен с входом аргумента преобразователя, вход пуска которого соединен с входами установки счетчиков аргумента и функции, входом записи единицы сдвигового регистра и входом разрешения записи регистра аргумента, выход схемы сравнения соединен с вторым входом триггера, выход элемента И соединен со счетным входом счетчика аргумента и импульбным входом управляемого делителя частоты, выход и информационный вход которого соединены соответственно со счетным входом счетчика функции и выходом сдвигового регистра, вход сдвига которого соединен с выходом элемента ИЛИ, выход счетчика аргумента соединен с входом дешифратора. Предлагаемый преобразователь позволяет вычислять и воспроизводить широкий класс функций как заданного, так и изменяющегося аргумента. На чертеже представлена блоксхема преобразователя. Преобразователь содержит генератор 1 импульсов, элемент И 2, . управляемый делитель 3 частоты, триггер 4, счетчик 5 аргумента, дешифратор 6, элемент ИЛИ 7, сдвиговый регистр 8, регистр 9 аргумента, схему 10 сравнения и счетчик 11 информации. Преобразователь работает следующим образом. При поступлении импульса пуска счетчики 5 и 11, триггер 4 устанавиваютсяв нулевое состояние, в пер-|. ый разряд регистра 8 заносится едиица и код аргумента X записывается в регистр 9. Нулевое состояние триггера разрешает прохождение импульсов с генератора 1 через элеент И 2 на входы управляемого деителя 3 частоты и счетчика 5 аргумента. При этом на выходе делителя ,3 -частоты формируются импульсы с частотой, зависящей от иомера участка аппроксимации, который определяется состоянием регистра 8. На вход счетчика П проходят, импульсы переменной частоты. Дешифратор 6 определяет моменты перехода с одного участка аппроксимации на другой. . При этом единица в регистре 8 сдвигается на один разряд, чт,о при-водит к изменению частоты импульсов, поступающих на вход счетчика П. Код аргумента X на выходе регистра 9 непрерывно сравнивается с текущим состоянием счетчика 5 аргумента в схеме Ю сравнения. При равенстве содержимого счетчика 5 аргумента и регистра 9 аргумента на выходе схемы 0 сравнения появляется импульс, устанавливающий триггер 4 в единичное состояние, запрещающее прохождение импульсов с генератора I через элемент И 2, что приводит к остановке процесса счета в счетчиках 5 и П. На этом процесс преобразован заканчивается и содержимое счетчика 1I соответствует функции от аргумента, записанного в регистре 9« С использованием изобретения . расошряется область его применения.

ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, элемент И, триггер, счетчик функции, дешифратор и элемент ИЛИ, причем выход генератора импульсов соединен с первым входом элемента И, второй вход которого соединен с выходом триггера, выход счетчика функции соединен с ; выходом преобразователя, выход дешифратора соединен с входами элемента ИЛИ, вход пуска преобразователя соединен с первым входом триггера, отличающийся те, что, с целью расширения области применения путем возможлости ра.5 . боты преобразователя в режиме вычисления значения функции от задан | ного аргумента и в режиме генерирования функции,в него введены сдвиговый регистр, управляемый делитель частоты, счетчик аргумента, регистр аргумента и схема сравнения, йервый: и второй выходы которой соединены с выходами соотвественно счетчика аргумента и регистра аргумента, информационный вход которого соединен с входом аргумента преобразователя, вход пуска которого соединен с входами установки счетчиков аргумента и функции, входом записи единицы сдвигового регистра и входом разрешения записи регистра аргумента, выход схемы сравО) нения соединен с вторым входом триг-: гера, вькод элемента И соединен со i счетным входом счетчика аргумента и импульсным входом управляемого делителя частоты, выход и информационный вход которого соединены соответственно со счетным входом Об 00 счетчика функции и выходом сдвигового регистра, вход сдвига которого соединен с выходом элемента ИЛИ, выход счетчика аргумента соединен с входом дешифратора. со

Ib

CM

I t г J

u г i