Функциональный преобразователь Советский патент 1983 года по МПК G06G7/26 

Изобретение относится к автоматике и вычислительной технике и может быть использорано Е гибридных вычислительных системах для выполнения функциональных преобразований. Известен функциональный преобразо ватель, содержащий аналого-цифровой преобразователь, упорно-аналоговые преобразователи, сумматоры, блок выборки, блок анализа приращений, инвертор, счетчик масштаба и блок управления t Известен также функциональный преобразователь, содержа1(Щй аналогоцифровой преобразователь, блок сравнения кодов, генератор импульсов, счетчики, дешифратор, блек памяти, преобразователь код - частота, элемент И, триггер знака, реверсивный-счетчик, регистр и выходной упорноаналоговый множительный блок с опера ционным усилителем Общими недостатками известных функциональных преобразователей явля ются ограниченный диапазон скорости изменения аргумента и пониженная . динамическая точность п зеобразования Наиболее близким к предлагаемому является функциональный преобразователзь, содержащий регистр, первый дешифратор, выходы которого соединены с адресньаш входами блока памяти, подключенного .выходами к первой груп пе информационных входов блока вычитания кодов, соединенного второй группой информационных, входов с .выхо дами разрядов реверсивного счетчика выходами кода разности - с управля рлдими входами управляемого делителя частоты, выходом знака разности - с входом управления реверсом реверсивйого сче1тчи1ка, а выходом обнуления со .стробирующим входом управляемого делителя частоты и с первым входов элемента И, подключенного вхо дом к выходу генератора импульсов опорной частоты, а выходом - к сигнальному входу управляемого делителя частоты, соелнненного выходом со счетным входом реверсивногхэ счетчика, подктеочвнного выходами разрядов к входам выход ого упорно-аналогового преобразователя, причем входаз первого дешифратора соединены с выходами регистра, подключенного инфор мационными йходами к шине ввода аргумента/ а управляющим входом - к выходу обнуления блока вычитания кодов С31.; Недосггатками прототипаявляются ограниченный диапазон скоросоги изменения аргумента и пониженная динамическая точность прербразоеания. Цель изобретения - расяиирениа диё пазона скорости измене1 ия аргумента .и повьпаение динамической точности преобразования.. поставленная цель достигае.тся тем,- что функциональный преобразователь , содержащий регистр, первый дешифратор,.выходы которого соединены с адресными входами блока памяти, подключенного выходами к первой группе информационных входов блока вычитания кодов, соединенного второйгруппой информационных входов с выходами разрядов реверсивного счетчика, выходами кода разности - с управляющими входами управляемого делителя частоты, выходом знака разности -. с входом управления реверсом реверсивного счетчика, а выходом обнуления - со стробирующим входом управляемого делителя частоты и с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов опорной частоты, а выходом - к сигнальному входу управляемого делителя частоты, соединенного выходом со счетным входом реверсивного счетчика, -подключенно.го выходами разря- лов к входам выходного цифроаналогового преобразователя, введены второй дешифратор, переключатель режимов, генератор стробируюютх импульсов, элемент ИЛИ, блок управляемой передачи разрядов кода и входной преобразователь аргумента в цифровой код, соединенный инфорйационныгл входом с шиной ввода аргумента, .стробиру}ошим входом - с выходом элемента ИЛИ, а выходa Ф - с ин4 ормационньжи входами блока управляемой передачи разрядов кода, подключенного выходами к входам первого демифратора, а управлявжцими входами - к выходам второго дешифратора , соединенного информационнЕзми входами с выходами регистра и с входами упр ления-Частотой генератора И№ ульсов опорной частоты, а управляющим входом - с шиной задания режима йсхояное положение, управляющим входом блока вычитания кодов и с йервьш входом элемента ИЛИ, подключенного ВХОДЮМ к ВЫХОДИ ГвНвратора стробирукадих импульсов/ соединенного ;входом с выходом обнуления блока вычитания кодов, причем информационные входы регистра подк шчены к шине ввода кода временного диапазона преобразования, а установочные входа реверсивного счетчика соединевш через переключатель режимов с выходами блока памяти. На чертеже изображена блок-схема функционального преобразователя, Преобразователь содержит первый дешифратор 1 выходал которого соединены с адресными входами блока 2 памяти . Елок 2 подалючен выходами к первой группе информационных входов блока.3 вычитания кодов, соединенного второй группой инфс мационных входов с выходами разрядов реверсивного счетчика 4, выходами 5 кода раз-. ностя - с -управляющими входами управляемого делителя 6 частоты, выходом :7 знака разности - с входом управления реверсом счетчика 4, а выходом 8 обнуления - со стробиругощим входом управляемохх) делители 6 и с первым входом элемента И 9, Элемент И 9 подключен вторым входом к выходу генератора 10 игйтульсов опорной частоты-, а выходом- - к сигнальнок входу управЯяёмого делителя 6, соединенного выхо дом со счетным входом счетчика 4, Счетчик 9 подключен В Ыходами разрядов к входам выходного цифроаналогово ро преобразователя 11. Входной преобразователь 12 аргукюнта в цифроврй код соединен информационным входом с Ёшиой 1Э ввода аргумента, стробируюнро входом - с выходом элемента ИЛИ 1 а выходами - с информационньши входами блока 15 управляемой передачи разрядов кода. Блок 15 гюдключ н выходами к входам первого дешифратора 1, а управляющими входами - к выходам второго регистра 17 и с вxoдa Фt управления, частотой генератора 10, а управлякяцим входом - с ШИНОЙ 18 задания режима Исходное положение, с управляющим входеэм блока 3 вычитания и с первым входс « элвме«та ИЛИ 14. Второй вход элемента ИЛИ 14 подключен к выходу генератора 19 стробирующих импульсов, со йди«енного ходом с выхойэм 8 обнулёййя блока 3 вычитания. Информационные входы регистра 27 йодключемы к шиИе 20 ввода кода -временНО1ЧЭ диапазона преобразования, а установочШ входа счетчика 4 соеданёвы через переключатель 21 р ежимоа с выходами блока 2 . Генератор 10 импульсов может выполнен например, с дёржа141о« последовательно ооехшнеянШ генератор 22 образцовой частоты и упра&ляеМЁ1й делитель 23 час тоты, выход и ущ авяяюБ01е входы которого являются соответственно выходом и BXoaiaMH уиравлевия частотой генератора 10. Блок 15 управляемой перздачи разрядов кода может быт.ь выполнен например, срдержа1 шм и элементов Я 24 (rjue п максимальное колнчест во разрядов передаваемого кода) шход|Ы которых лвляи ся, выходами блока 15, причем каадый t sne мент И подключен гфямйма входами.к i информадионнок /входу блока 15, а каждым fj-Mf-f J 4 - инвереHijiM входом - к J -му управляющему входу блока; 15.-:-: :.:/. . / :,:; При )аб6те функционального преобг разователя с целью поклшёния точности преобразований число NK участков аппроксимации задается переменнЕ м и возрастающим пропорционально дпи;тельносфи Тц временных диапазонов аое произведеиИя функции, а эремя воспро изведения каждого интёрполИрукщего отрезка обратно пропорционально Коли честву участков аппроксимации в ранном временном диапазоне Т|( и .пропорционалыгЮ его дцительности. Значение -N, во временном диапазоне Тц клбнрается из условия обеспечения эаданной статической точности и допустимого соотношения мвкду статической погрйпностыо и быстродействием преобразователя , При этом максимальная скорость изменения аргумента, при котоЕюй погрешность преобразования определяется статической- точностью. ограничена допустимым изменением входногхэ сигнала на величину не бЬлее-4- 92 за время построения jинтерполяционного отрезка j f, mcrx к ТчГдс зйазон изменения функт -. - ;. ;: ции,, . ; - - . л f частота генератораЮ во временном диапазоне T(j, ACvn/ v емкость счетчика 4. Количёс тво N,j участков аппроксимации и частотами для вргеменного диапазона длительности T|j связаны с М и {j диапа,зона минимальной длительности Т;. соотно1аёниями вНда / -Г, K-f Mpfc р - коэффициент пропорцЯональ . ,. „ . ности. . ;..- :/ . . Функциональный преобразователь работает следующим образом. . В блок 2 памяти занбЬятся ординаты узловых точек функции преобразования 2r±yi.v} , причем дискретности, а количество точек определяются из усэтовия работы ;8 максимсШБном по длительности временном диапазоне. аналоговый сигнал, поступакадий на шину 13, преовразуется входным преобразователем 12 в :последовательность дискретных значеН11Й кода аргумент а. С выходов дешиф:ратора 1последовательность кодов адресов. и Е г1екает из блока 2 памяти ; осотвеогстщшщке значения 2 функции ;преобразования, причем каждое послеяУюо е значение извлекается и блока ;2 памяти после заверсоения инте рполя,ции н щреярщуБ эм участке. С помо1 1ью блока 3 ш«Ектанйя кодов и делителя б частоты автоматически устамавливают,ся коэффиди« Нты наклона -.Д| аппроксими (руюиЕих отрезков. В исходном состоянии в регистр 17 заносится код ноМеР временного диапазона работы, который через делитель 23 частоты управляет частотой импульсов генератора 10, предназначенных для ступенчато- : линейной интерполяции, а через дешиф ратор 16 и блок 16 управляемой передачи разрядов кода осуществляет выбор разрядности адресного кода. Таким образом, задается временной масштаб и число узловых точек функции преобразования. В исходном состоянии на шину 18 подается потенциал режима Исходное положение, являющегося стандартным режимом работы аналоговой или гибридйой вычислительной системы. При этом установочные входы счетчика 4 через переключатель 21 соединены с выхода-, ми/блока 2 памяти.Начальное значение аргумента Yp по разрешающему потенцй. алу Исходное положение, поступающе му через элемент.ИЛИ 14 на вход стробирования преобразователя 12, преобра зуется преобразователем 12 в цифровой код. Потенциал Исходное положение, поступая на управляющий вход девшфратора 16, .блокирует его, вследствие чего все W разрядов цифрового кода через открытые элементы И 24 блока 15 и дешифратор 1 формируют ада есный код, по которому в блок 3 и счетчик 4 по входам считывается значение t. Формирование цифрового кода максимальной разрядности независимо от дли тельности .выбранного временного диапазона необходимо для определения- с большей точностью значения 2 на выходе преобразователя 11, так как в ре жиме Исходное положение осуществляется настройка операционных блоков, участвующих в ретиёнии задачи, и проводится контроль задачи. - Блок 3 вырабатывает разность кодов, поступающих из блока 2 памяти и счетчика 4, однако потенциал режима Исходное положение, подаваемый на управляющий вход блока 3 блокирует формирование с.игнала сравнения кодов с выхода 8 обнуления блока 3. Нулевой код с 5 блокирует прохозвдение импульсов генератора 10 через дели- . тель б частоты,. При подаче стандартНой команда Пуск с шины 18 снимается управляющий потенциал режима Исходное положение, а переключатель 21 отключает.:установочные входы счетчика 4 от вьаходо блока 2 памяти. Передний фронт сигнала сравнения с выхода 8 блока 3 закрывает элемент И-9 и, поступая на вход генератора 19/ осуществляет его-запуск. С выхода генератора 19 осуществляется периодическое стробирование входного преобразователя 12 до тех пор, пока , К-раз 1 ядным цифровьм кодом не будет П1 рчтено из блока 2 пгаетти значение 2 ординаты функции преобразованич.Разряад ность кода определяется номером временного диапазона и задается кодом, занесенным в регистр 17. Выбранной шийой дешифратора 16 осуществляется блокирование части элементов И 24 блока 15, связанных с младшими.разрядами преобразователя 12. При поступлении кода 2 ординаты в блок 3 в нем вырабатывается разность кодов ZQ , поступающая на управляющие входи делителя б частоты, в котором уставав-, ливается соответствуквдий коэффициент .деления по разрешакяцему сигналу сравнения кодов с выхода 8 блока 3, поступающего на стробирующий вход делителя б частоты. Йосле поступления на первую группу информационных входов блока 3 кода «а выходе 8 вырабатывается задний фронт сигнала сравнения, задержанный на время, необходимое для установки коэффициента деления делителя 6 частоты, после чего изменение коэффициента деления заблокировано. Задним фронтом сигнала сравнения блокируется генератор 19 и открывается элемент И 9, после чего начинается линейная инте| юляция функции на выбранном интервале аппроксимации. Изменяющийся код счетчика 4 преобразуется преобразователем 11 в выходной аналоговый сигнал. При совпадении кода счетчика 4 и кода Z на выходе 8 обнуления блока 3 формируется передний йронт сигнала сравнения, по которому элемент И 9 закрывается и импульсами генератора 19 начинается стробирование входного . преобразователя 12 до тех пор, пока из блока 2 памяти на будет прочтена следуквдая ордината узловой точки Z . В блоке 3 вырабатывается разность . {(одов Zj4 и Z , по которой устанавливается коэффициент деления делителя б частоты на следующем участке аппроксимации. Задним фронтом сигнала сравнения с выхода 8 блока 3 элемент И 9 отпирается, генератор 19 блокируется и начинается лннейная интерполяция следующего участка аппроксимация. На последующих участках аппроксимации функциональный преобразователь работает аналогично. . изменении знака крутизны функции в узловых точках разность кодов Z и Z. изменяет знак, и признак знака крутизны о выхода 7 блока 3 управляет реверсом счетчнка 4. Во входном преобразователе 12 осуо ествляётся квантование входного сигнала, преобразование квантованных сигналов в цифровой; код и их заломинание. В качестве входного преобразователя (южет быть использован па-г ралпёльный аналого-цифровой Преобразователе с триггерной памятью и кодирукшей логикой.- Стробирование триггерной памяти осуществляется функциональный преобразователь по сравнению

с прототипом позволяет расширить лиалаэон скорости изменения аргумента и повысить дина|1в1ческую точность преобразования за счет использования изменяющегося (при переходе от одного временного диапазона к другому) количество участков аппроксимации, и времени воспроизведения интерполирующего отрезка. Указанные обстроятельства определяют технико-экономическую эффективность возможного применения функционального преобразователя.

ФУНКЦИОНАЛЬНЫЙ ПРЕОВРАЗОВАТЁЛЬ содержаидай регистр, первый дешифратор , выхо-ды которого соедннекы с адаесными входами,блока памяти,под ключённого выходами к первой группе информационных входов блока вычитания кодов, .соединенного второй группой информационннх входов с выходами разрядов рев1ерсивного счетчика, выхоя&ыя кода:разности - с управляющими ВгХодами управляемого делителя частоты, щлходо 1 знака разности - с входом управления реверсом реверсивного счетчикау а выходом обнуления - со Стробирующим входом управляеж го делителя частоты и с первым входом элемента -И, подключенного вторым входом к выходу генератора импульсов опорной частоты, а - к сигнальному, входу управляемого делителя часто;ты, соединенного выходом со счетным входом реверсивного счетчика, под-. ключенного выходами разрядов к входам выходного цифроаналогового преобразователя/о т л ичаютийся тем, чтб, с целью расширения диапазона :скорости изменения аргумента и повышения динамической точности преобразования, в него введены второй дешифратор, переключатель режимов генератор стробирующих импульсов, элемент ИЛИ, блок управляемой передачи разря|Дов кода и входной преобразователь аргумента в цифровой код, соединенный информационным входом с шиной ввода аргумента, стробирувцим входом - с : выходом элемента ИЛИ, а выходами - с инфсфмационными входами блока управ- ляемой передачи разрядов кода, под- g юпоченнрго выходами к входам перього дешифратора, а управлянедими входамик выходам второго дешифратора, соединенного информационными входами с выходами регистра и с входами управления частоте) генератора импульсов опорной частоты, а управЛяю1т(им входом-- с ши«6й задания режима Исходное положение, управляющим входом Яблока вычитания кодов и с первым Bxo-L дом элемента Или, подключенного вто-рым входом к выходу генератора, стробирующих импульсов, соединенного входом с выходом обнуления блока вычита-L « ния кодов, причем информационные вхо-| Ды регистра подключены к шине ввода кода временного диапазона преобразования, а уст&новочные входы реверсивноРо счетчика соединены через переключатель режимов с выходами блока па1«1ти