Аналого-цифровой преобразователь с автокоррекцией погрешности Советский патент 1984 года по МПК H03K13/20 

10 Изобретение относится к измерительной и вычислительной технике и преимущественно может быть использовано в области аналого-Г1ифров{.1х преобразователей (АЦП). Известен АЦП, работающий по принципу промежуточного преобразования сигналов в фазовой сдвиг опорного на пряжения и последующего преобразования полученного фазового сдвига в цифро1 ср4:. код, содержащий рабочий и опорный фазовращатели, вырабатывающи соответственно рабочий tpp и опорный (р„. фазовые сдвиги, определитель зн ка сдвига фаз (ОЗСФ) между срр Hlpoj,. (фазовый компаратор) , блок регистра числаJ блок компенсирующего тока, блок управления ij . Недостатком известного АЦП являет ся большая погрешность преобразования, обусловленная нестабильностью порога срабатывания фазовых компараторов (при изменении окружающей температуры, питаюи1их напряжений и воздействии помех). Паиболее близким по технической с тцности к предлагаемому является ус ройство, содержащее первый фазовращатель, предназначенный для преобразования ВХОД1ЮЙ величины (тока, напряжения) в сдвиг фазы опорного напр жения, блок фазовых компараторов, сл жащий для определения зоны, в которо находится преобразуемая величина, ши ратор для определения двоичного кода по результатам срабатывания фазовых компараторов в блоке фазовых компара торов, блок регистра числа, предназначенный для хранения двоичного кода блок компенсирую1ч;его тока, служащий для преобразования цифрового кода в ток, ключевой элемент ,для коммутации напряжения с остаточным фазовым сдви гом (после окончания npo i;ecca компен сации) , генератор опорного напряжения, блок управления и преобразователь сдвига фазы опорного напряжения в ток с умножением 2j, Недостатком устройства является низкая точность измерения, обусловленная флюктуациями пороговых уровней фазовых компараторов itpH изменении температуры, питающих напряжений и воздействии помех. Цель изобретения 11овьш1ение точности, уменьшение погрешности преобразования. 72 Поставленная цель достигается тем, что в аналого-11иФровой преобразователь с автокоррекцие.й погрегшости, содержащий нерв.ш (Ьазовращатель, выход которого соединен с первым входом блока фазовых компараторов и через ключ с первым входом преобразователя сдвига фазы в ток с умножением, второй вход которого подключен к выходу генератора опорного напряжения, а выход соединен с вторым входом первого фазовращателя, третий и четвертый входы которого подключены соответственно к выходу генератора опорного напряжения и к выходу блока компенсирующего тока, а первый вход соединен с входной шиной, первый и второй выходы бпока фазовых компараторов подключены соответственно к входу блока управления и первому входу шифратора, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен с вторым входом ключа, введены второй фазовращатель, счетчик, третий фазовращатель и корректируюпшй компаратор, первый вход которого подключен к выходу первого фазовратцателя, второй вход через третий фазоврак.атель подключен к выходу генератора опорного напряжения, а выход подключен к третьему входу шифратора и к второму информационному входу счетчика, первый информационный вход которого соединен с выходом шифратора, первый и второй управляющие входы подключены соответственно к третьему и четвертому выходам блока управления, а выход, соединен с входом блока Компенсирующего тока и с вьп-содной шиной, при этом второй вход блока фазовых компараторов через второй , фазовращатель подключен к выходу генератора опорного напряжения. „ На чертеже представлена структуркая схема устройства Устройство содержит первый фазовращатель 1, блок 2 фазовых компараторов, шифратор 3, счетчик 4, блок 5 компенсирующего тока, генератор б опорного напряжения, ключ 7, преобразователь 8 сдвига фазы в ток с умнолсением, корректирующий компаратор 9, третий фазоврагцатель 10, блок 11 управления и второй фазовращатель 12. При этом выход первого фазовращателя 1 соединен с первым входом бло31

ка 2 фазовых компараторов и через ключ 7 с первым входом преобразователя 8 сдвига фазы в ток с умножением, второй вход которого подключен к выходу генератора 6 опорного напряже ния, а выход соединен с вторым входом первого фазоврап{ателя 1 . Третий и четвертый входы первого фазоврао;ателя 1 подключены соответственно к выходу генератора 6 опорного напряжения и выходу блока 5 компенсирующего тока, а первый вход подключен к входной шине. Первый и второй выходы блока 2 фазовых компараторов подключены соответственно к входу блока 11 управления и к первому входу шифратора

3,второй вход которого соединен с первым выходом блока I1 управления. Второй в.гх:од блока 1 1 управления соединен с вторым входом ключа 7. Первьш вход корректирующего компаратора 9 подключен к выходу первого фазовращателя 1, второй вход корректирующего компаратора 9 через третий фазовращатель 10 подключен к выходу генератора 6 опорного напряжения, а выход к третьему входу шифратора 3 и к второму информационному входу счетчика

4,первый информацио1гный вход которого соединен с выходом шифратора 3. Первый и второй управляющие входы счетчика А подключены соответственно

к третьему и четвертому выходам блока 11 управления, а выход соединен с входом блока 5 компенсирующего тока и с ВЫХОД1ГОЙ тиной. .Второй вход блока 2 фазовых компараторов через второй фазовращатель 12 подключен к выходу генератора б опорного напряжения.

Устройство работает следующим образом.

В течение первого такта кодирова- ния в зависимости от величины фазового сдвига C|j, пропорционального величине преобразуемого сигнала , в блоке 2 срабатывает определетпюе количество фазовых компараторов и при помовщ щифратора 3 формируется п/2 старших разрядов двоичного цифрового кода, которые по сигналу из блока П управления заносятся в п/2 старших разрядов счетчика 4. Пропорциональный этому коду компенсирующий ток)вырабатываемый в блоке 5 компенсирующего тока, поступает на четвертый вход первого фазовращателя 1, осуществляя компенсацию сдвига фазы его выходного напряжения до значения

374

(т.е. в результате процесса компенсации выходное напряжение первого фазовращателя 1 нмеет некоторый остаточный фазовь1Й сдвигi Q(- 3j|-J{, где (.Р) - значение фазы выходного напряжения первого фазовращателя 1, пропорциональное входной преобразуемой величине D у ; Ц - значение фазы, пропорциональное двоичному коду, занесенному в первом такте преобразования в счетчик 4. В процессе компенсации под воздействием компенсирующего тока Зх фаза выходного напряжения первого фазовращателя сдвигается в направлении, противоположном тому, в котором она сдвигалась под воздействием входного (перообразуемого) сигнала DX .

Далее Фазовый сдвиг СР -,. поступает на первый вход преобразователя 8 сдвига фазы в ток с умножением. Принцип работы этого блока заключается в том, что Jост преобразуется в ток, который ут ножается в раз, после чего поступает на второй вход первого фазовращателя 1 и сдвигает фазу е)го выходного напряжения в ту же .сторону, что и входной (преобразуемый) сигнал. В результате фазовый сдвиг выходного напряжения первого фазоврагцателя 1 увеличивается до зпачения ,j , т.е. происходит усиление остаточного фазового сдвигаcpQ,, до значения С|ост2 ( фактически усиливается ток, соответствующий фазовому сдвигу срдст. )

При этом, если корректирующий компаратор 9 не сработал, то в течение второго такта работа АЦП происходит так же, как и в течение первого такта - при помощи блока 2 фазовых компараторов и шифратора 3 по сигналу из блока 1 управления происходит формирование и занесение в счетчик 4 двоичного кода, соответствующего п/2 младшим разрядам вьпсодного кода. На этом преобразование заканчивается и А1ДП готов к новому циклу работы,

Если же корректирующий компаратор 9 сработал, то это означает, что разностный сигнал (Qf , соответствующий разностному току ,, (где 3 I; компенсирзтоший ток, пропорхщональный коду п/2 старших разрядов счетчика 4), превышает диапазон сигналов , на который настроен преобразователь 8 сдвига фазы в ток с умножением. Другими словами, частичный

код n/2 старших разрядов, сформированный в течение первого такта кодирования, получен с недостатком. Поэтому этот код должен быть скорректирован, что осуществляется следующим образом. По сигналу из блока 1 управления перепад с выхода корректирующего компаратора 9 (при его срабатывании) добавляет I к коду п/2 старших разрядов счетчика i и блокирует шифратор 3, запрещая формирование младтих п/2 разрядов выходного кода. Корректирующий компаратор 9 определяет номинальный диапазон остаточного фазового сдвига, подаваемого на вход преобразователя 8 сдвига фазы в ток с умножением. Он обнаруживает любой переход за границу этого диапазона, а значит, и наличие ошибки в первом такте.

После этого TOKj генерируемый блоком 5 компенсирующего тока, несколько увеличивается поскольку увеличился на единицу код п/2 старших разрядов счетчика 4) - происходит процесс докомпенсации сдвига фазы выходного напряжения первого фазовращателя 1 до значенияCf0 tp0(,.f (т.е. фаза выходного напряжения первого фазовращателя 1 еще больше сдвигается в направлении, противоположном тому,, в котором она сдвигалась под воздействием преобразуемого сигнала), Далее происходит усиление остаточного фазового сдвига Ц)д(; до значс1ния tf р , усиливается в раз ток, соответствук п(ий остаточно гу фазовому сдвигу ,-, после чего в течение второго такта кодирования при помощи блока 2 фазовых компараторов и пшфратора 3 происходит формирование и занесение в счетчик 4 п/2 младших разрядов выходного кода.

Второй фазовращатель 12 обеспечивает автоматическое смещение уровней срабатывания фазовых компараторов в блоке 2 на середину участка, в пределах которого предусматривается коррекция. При этом уровни срабатывания фазовых компараторов могут смещаться только вверх (в сторону увеличения), благодаря чему код четырех старршх разрядов всегда получается или правильным или с недостатком, то никогда с избытком.

При отсутствии смещения уровни срабатывания фазовых компараторов могут смещаться не только вверх, но и вниз В лоследнем случае определяемый в течение первого, тактл преобразования код старших разрядов будет получен с избытком, вследствие чего величина компенсирующего тока Uic будет превышать величину входного (преобразуемого) тока 3) . Поэтому эквивалентный ток, воздействующий на вход после окончания процесса компенсации и равный разности , будет отрицательным. Но поскольку применяемый в рассматриваемом АЦП первьй фазовращатель 1 не реагирует на полярность преобразуемых сигналов, это приведет к возникновению дополнительной погрешности преобразования.

Таким образом, введение в АЦП корректирующего компаратора 9, третьего фазовращателя 10, второго фазовращателя 12 и счетчика 4, соединенных соответствующим образом, позволяет меньшить погрешность аналого-цифрового преобразования. При этом уменьшение погрешности преобразования достигается введением дополнительных (хотя и небольших) аппаратурных и временных затрат.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С АВТОКОРРРЖЦИЕЙ ПОГРЕШНОСТИ, содержащий первый фаэовраи(атель, выход которого соединен с первьм входом блока фазовых компараторов и через ключ с нервым входом преобразоЕзтеля сдвига фазы в ток с умножением, второй вход которого подключен к выходу генератора опорного напряжения, а выход соединен с вторым входом первого фазовращателя, третий и четвертый входы которого подключены соответственно к выходу генератора опорного напряжения и к выходу блока компенси рующего тока, а ттервый вход соединен с входной пшной, первый и второй BI-Iходы блока фазовых компараторов подключены соответственно к входу блока управления и к первому входу шифратора, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен с вторым входом ключа, отличающийся тем, что, с ПР.ЛЬЮ уменьшения погрешности преобразования, в него введены второй фазовращатель, счетчик, третий фазовращатель и корректирукмций компаратор, первый вход которого подключен к выходу первого фазовращателя, второй вход через третий фазовращатель подключен к выходу генератора опорного напряжения, а выход подключен к третьему входу шифратора и к второму информациомнсичу V) входу счетчика, первый информапион- иып вход которого соединен с выходом с шифратора, первый и второй управляющие входы подключены соответствеино к третьему и четвертому выходам блока управления, а выход соединен с входом блока компенсирующего тока и с выходной шиной, при этом второй вход со блока фазовых компараторов через второй фазовращатель подключен к выходу генератора опорного напряжения. со 00