Адаптивное кодирующее устройство Советский патент 1985 года по МПК H03M1/64 

2, Устройство по п. 1,отлич а юще е ся тем, что блок адаптации состоит из трех дешифраторов, двух счетчиков, двух генераторов импульсов, четьфех триггеров, двух инверторов, а также блока элементов И и элемента ИЛИ, счетный вход первого триггера соединен с первым управляющим входом бУюка адаптации, второй управляющий вход которого через первый инвертор подключен к счетному входу второго триггера, выходы первого и второго триггеров через соответствующие соединенные последовательно генераторы и счетчики подключены к входам первого и второго дешифраторов соответственно, информационный вход блока адаптации соединен с входом третьего дешифратора, выходы которого соединены с первыми входами бпо элементов И, вторые входы которого подключены к выхода дeш iфpaтopa, а выходы через элемент ИЛИ - к первому выходу блок адаптации, второй выход которого соединен с первым выходом второго дешифратора, второй и третий выходы которого подключены соответственно к счетным входам третьего и четвертого триггеров, выходы которы соединены соответственно с третьим и четвертым выходами блока адаптации, пятый выход которого соединен с входами обнуления всех триггеров и выходами второго инвертора, вход которого подключен к четвертому входу второго дешифратора.

1. АДАПТИВНОЕ КОДИРУЮЩЕЕ УСТРОЙСТВО, содержащее генератор, фазоврацатель смещения, фазовращаюций блок, первый вход которого соединен с входом устройства, а выход с информационным входом блока фазовых компараторов, второй информационный вход которого через фазовра-, цатель смещения подключен к выходу генератора, шифратор, информационный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляшдие входы которого соединены соответственно с первым и вторым выходами блока управления, третий выход которого подключен к первому управляющему входу регистрасчетчика, первьв1 информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, ьлок компенсирующего тока, выход которого подключен к второму входу фазовращающего блока, третий вход которого подключен к выходу генератора, опорный фазовый компаратор, первьп1 вход которого подключен к выходу фазовращающего блока, а второй вход через опорный фазовращатель - к выходу генератора, отличающееся тем, что, с целью увеличения быстродействия, в него введены блок адаптацШ, формирователь и элемент И, первый и второй входы которого подключены соответственно к первому выходу блока адаптации и к выходу опорного фазового компаратора а выход через форьшрователь - к второму информационному входу регистра-счетчика, второй и третий выходы блока адаптации соединены соответственно с третьим управляющим входом блока фазовых компа« раторов и с первым управлякицим входом ши фатора, второй управлякщий вход которого подключен к второму вьосоду блока управления, третий выход которого соединен с четвертым управляющим входом блока фазовых компараторов и с первым управлякицим входом блока адаптации, четвертый выход О которого подключен к второму управОд ляющему входу регистра-счетчика, выСдЭ ход которого соединен с информационо ным входом блока адаптации и с пер00 вым входом блока управления, второй вход которого соединен с третьим управляющим входом оегистра-счетчика, пятым управляющим входам блока фазовых компараторов и пятым выходом блока адаптации, второй зшравляющий вход которого подключен к выходу опорного фазового компаратора, вход блока компенсирующего тока подключен к четвертому выходу блока управления.

Изобретение относится к измерительной и вычислительной технике и может быть использовано для аналогоцифрового преобразования электрических сигналов. Известно устройство для кодирования электрических сигналов, работающее по принципу промежуточного преобразования этих сигналов в фазовьй Сдвиг опорного напряжения с последующим преобразованием фазового сдвига в цифровой код, содержащее фазовращающее устройство, две ступе ни преобразования, каждая из которы состоит из последовательно соединен ных блока фазовых компараторов, дешифратора и блока регистра числа, блок компенсирующего тока, генерато опорного напряжения и блок управленияНедостаток этого устройства - ма лое быстродействие, обусловленное тем, что длительность цикла преобразования не зависит от величины преобразуемого сигнала. Известно кодирующее устройство, содержащее генератор, фазовращатель смещения, фазовращающий блок, первы вход которого соединен с входом устройства, аВЫХОД - с первым информационным входом блока фазовых компараторов, второй информационный вход которого через фазовращатель смещения подключен к выходу генератора, шифратор, информационный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами блока управления, трегтий выход которЬго подключен к первому управляющему входу регистрасчетчика, первый информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фазовращагацего блока, третий вход которого подключен к выходу генератора, опорный фазовый компаратор, первьй вход которого подключен к выходу фазовращающего блока, а второй вход через опорный фазовращатель подключен к выходу генератора, выход опорного фазового компаратора соединен с вторым информационным входом регистра-счетчика, выход которого соединен с входом блока компенсирующего тока . Недостатком известного устройства является также малое быстродействие, обусловленное тем, что время преобразования определяется в. основном длительностью цикла компенсации, который не зависит от величины прео разуемого сигнала, Цель изобретения - увеличение быстродействия. Поставленная цель достигается тем, что в адаптивное кодирующее устройство, содержащее генератор, фазовращатель c feщeния, фазовращающий блок, первый вход которого соег динен с входом устройства, а выход с первым информационным входом блока фазовых компараторов, второй информационный вход которого через фазовращатель смещение подключен к выходу генератора, шифратор, информ ционный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляющие входы которого соединены соответственно с первым и вторым выкодами блока управления, третий выход которого подключен к первому управляющему входу регистра-счетчика, первый информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фазовраща щего блока, третий вход которого подключен к выходу генератора, опор ный фазовый компаратор, .первьЕй вход которого подклю чен к выходу фазовра щающего блока, а второй вход через опорный фазовращатель - к выходу генератора, введены блок адаптации, фop 0Ipoвaтeль и элемент И, первый и второй входы которого подключены соответственно к первому выходу бло ка адаптации и к выходу опорного фазового компаратора, а выход через формирователь подключен к второму информационному входу регистра-счет чика, второй и третий выходы блока адаптации соединены соответственно с третьим управляющим входом блока фазовых компараторов и- с первым управляющим входом шифратора, второ . управляюи ий вход которого подключен к второму выходу -блока управления, третий выход которого соединен с четвертым управляю1цим входом блока фазовых компараторов и с первым управляющим входом блока адаптации, четвертый выход которого подключен к второму управляющему входу регист ра-счетчика, выход которого соединен с информационным входом блока адаптации и с первым входом блока управления, второй вход которого соединен с третьим управляющем входог1 регистра-счетчика, пятым уПравлякяцим входом блока фазовьк компа- раторов и пятым выходом блока адаптации, второй управлякяций вход которого подключен к выходу оперного фазового компаратора, вход блока компенсирующего тока подключен к четвертому выходу блока управления. При этом блок адаптации состоит из трех дешифраторов, двух счетчиков, двух генераторов импульсов, четырех триггеров, двух инверторов, а также блока элементов И и элемента ИЛИ, счетньв вход первого триггера соединен с первым управлямщим входом блока адаптации, второй управляющий вход которого через первый инвертор подключен к счетному входу второго триггера,выхода первого и второго триггеров через соответствующие соединенные последовательно генераторы и счетчики подключены к входам первого и второго дешифраторов соответственно, информационньй вход блока адаптации соединен с входом третьего деитфратора, выходы которого соеди-, нены с первыми блока элементов И, вторые входы которого подклюг1 чени к выходам первого дешифратора, а выходы через элемент ИЛИ - к первому вькоду блока адаптации, второй выход которого соединен с первым выходом второго дешифратора, второй и третий выходы которого подключены соответственно к счетным входам третьего и четвертого триггеров, выгходы которых соединены соответствен- . но с третьим и четвертым выходами блока адаптации, пятый вькод которого соединен с входом обнуления всех триггеров и выходом второго инвертора, вход которого подключен к четвертому выходу второго дешифратора. На фиг, 1 приведена блок-схема предлагаемого устройства на фиг. 2 схема блока адаптации. Устройство содержит генератор t, фазовращатель 2 смещения, фазовращаю- щий блок 3, блок 4 фазовых коьшараторов, шифратор 5, регистр-счетчик 6, блок 7 компенсирующего тока, формирователь 8, элемент И 9, блок Ю адаптации, опорный фазовый компара- 5 тор 11, onopjjuft фазовращатель 12 и блок 13 управления. Блок 10 адаптации содержит дешиф раторы 14-16, счетчики 17 и 18, генераторы 19 и 20 импульсов, триггеры 21-24, инверторы 25 и 26, блок 27 элементов II и элемент ИЛИ 28. Устройство работает следующим образом. Рассмотрим работу устройства для случая отсутствия дестабилизирующих факторов, когда цепь коррекции, сос тоящая из формирователя В, элемента И 9, ко таратора 11 и фазовращателя 12, не принимает участия в работе. В течение первого такта кодирования в.зависимости от величины фа.зового сдвига , пропорциональног величине входного сигнала 3(преоб разование Э x осуществляет фаз вращающий блок 3), в блоке 4 срабат вает соответствующее количество фазовых компараторов и при помощи шифратора 5 формируется m старших 1 азрядов двоичного кода, который заносится в регистр-счетчик 6. Если полученный код старших разрядов содержит хотя бы одну единицу то сигнал с выхода регистра-счетчика 6, поступая на первый вход блока 13 управления, вызывает появление сигнала на .его четвертом выходе. Этот сигнал включает блок. 7 компенсирукхдего тока, и начинается процес компенсации: блок 7 компенсирукщего тока, генерируя ток в обмотку компе сации фазовращающего блока 3, вызьшает сдвиг фазы его выходного нап ряжения, .в направлении, противополож ном тому, в котором она сдвигаласы под воздействием входного.сигнала Ojj.. По окончании компенсации выходное напряжение фазовращающего блока 3 имеет некоторьй остаточный (нескомпенсированньш) фазовый сдвиг , меньший дискретности блока 4 на первом такте кодирования. Второй такт работы устройства (кодирование начинается только тогда, когда фазовые компараторы в блоке 4 соответствующим образом перестроены с целью увеличения их чувствительности или компенсация окончилась, т.е. когда ток в компен сирующей обмотке фазовращающего бло ка 3 достиг с необходимой точностью тпебуемого значения. 08 Фаз9вые компараторы в блоке 4 перестраиваются одновременно с формированием в шифраторе 5 двоичного кода Г1 старших разрядов. Окончание процесса компенсации (достижение компенсирующим током, генерируемым .блоком 7, требуемого значения) фиксирует блок 10 адаптации следующим образом: как только фаза 4j,cT выходного напряжения блока 3 станет меньше дискретности л блока 4 фазовых компараторов на первом такте (что может иметь место только после завершения компенсации), опорный фазовый компаратор .11 опрокидьшается и перепад напряжения с его выхода, поступая на второй управляющий вход блока 10 адаптации, приводит; к появлению управлякядих сигналов на втором, третьем, четвертом и пятом выходах блока 10 адаптации, которые осуществляют соответст1венно запис ь состояний фазовых компараторов блока 4, разрешение на формирование в шифраторе 5 двоичного кода младших разрядов, запись младших разрядов в регистр-счетчик 6 и начальные установки в устройстве для подготовки его к новому циклу работы. Рассмотрим работу блока 10 адаптации для случая п 8, т.е. когда в каждом из двух тактов кодирования происходит определение четырех разрядов выходного кода. Hai информационньш вход блока 10 адаптации с выхода регистра-счетчика 6 поступает код четырех старших разрядов, сформированный в течение первого такта. На второй управляю- щий вход поступает сигнал с выхода опорного фазового компаратора 11. При поступлении на первый управляющий вход сигнала с третьего выхода блока 13 управления триггер 21 ус- танавливается в 1, при этом происходит запуск генератора 19, импульсы которого начинают поступать на счётчик 17. Дешифратор 14 вьщеляет из последовательности поступающих на счетчик 17 импульсов генератора 19 1, 3, -5, 7, 9, 12, 15, 19, 24, 29, 35, 45, 56, 69 и 93-й импульсы (слеКУКЕще с частотой 4 МГц), которые поступают на вторые входы блока 27 элементов И. В зависимости от кода,. поступившего на информационный зход блока 10 адаптации, разрешающий потенциал будет только на одном из

.выходов дешифратора 16, а значит, и на втором входе только одного эле- .

мента И блока 27. Далее импульс с выхода срответствуквдего элемента И блока 27, пройдя элемент ИЛИ 28, поступает на первьй вход элемента. И 9 (фиг. 1), на второй вход которого поступает сигнал с выхода опорнго фазового компаратора 11. Поэтому момент появления импульса на .первом выходе блока 10 адаптации соответствует моменту окончания процесса компенсации. Следовательно,-чем больше величина входного (преобразуемого сигнала, тем больше код четьфех старпшх разрядов, тем большая величина компенсирующего тока необходима для осуществления компенсации, тем большее время необходимо для того, чтобы это значение компенсирующего тока установилось с требуемой точностью в.обмотке компенсации фазовращающего блока 3, и тем позднее появится импульс на первом выходе блока 10 адаптации.

В реальных условиях уровни срабатывания фазовых компараторов в блоке 4 под воздействием какого-либо дестабилизирующего фактора (изменение окружающей температуры, питающих капряжений, воздействие помех и т.д.) j могут сместиться относительно своих номинальных значений. В таком случае код четьфех старшихразрядов в тече- ние первого такта может быть получен . . как с избытком ( при уходе уровней сра батывания фазовых компараторов вниз от своих номинальных значений), так и с недостатком (при. уходе уровней срабатывания фазовых компараторов ;вверх от своих номинальных значений Благодаря наличию в составе устройства фазовращателя 2 смещения уровни срабатывания фазовых компараторов в блоке 4 в исходном состоянии оказываются смещенными вверх относительно своих номинальных значений, вследствие чего при воздействии дестабилизирующих факторов код старщих разрядов получается либо правильным, либо с недостатком (но,никогда - с избытком). Опорный фазовый компаратор 11 настроен таким образом, что до тех пор, пока величина остаточного фазового сдвига д. превышает дискретность 4 блока Д фазовых компараторов на первом такте преобразования.

его вькодной сигнал разрешает прохождение мнпульсов с первого выхода блока 10 адаптации на второй информационный вход (Сложение) регистрасчетчика 6 (через эле.мент И 9 и формирователь 8). При этом показания регистра-с;четчика 6 увеличиваются.

Если полученный код старших разрядов точньй, то величина «- всегда, меньше Д , поэтому по окончании компенсации опорный фазовый компаратор 11 опрокидьшается и его выходной сигнал запрещает прохождение импульса с первого выхода блока 10 адаптации через элемент И 9 и формирователь 8, показания регистрасчетчика 6 не изменяются.,

Еслч код старших разрядов получен с недостатком, это приводит к тому, что компенсация неполная, в результате чего величина if npesbmaer дискретность блока 4 фа,зовых компараторов на первом такте преобразования. Опорный фазовый компаратор 11 после окончания компенсации при этом не опрокидывается, благодаря чему на втором входе элемента И 9 присутствует разрешающий потенциал, который позволяет импульсу с первого выхода блока 10 адаптации пройти через элемент И 9 и формирователь 8 и 5 величить на единицу показания регистра-счетчика 6, на втором управляющем входе блока 10 адаптации не возникает перепада напряжения, поэ«ч у«... тому триггер 22 не перебрасывается (фиг. 2), вследствие чего не запускается генератор 20, не появляются импульсы на остальных выходах блока 10 адаптации, обеспечивающих функционирование устройства в течение вто- . рого такта преобразования. . Таким образом, при наличии блока 10 адаптации коррекция результата, полученного в течение первого такта, осуществляется через минимально воз- : ножное время (не надо дожидаться нарастания тока в обмотке компенсации до максимального значения) как только компенсирующий ток достигнет требуемого для компенса.ции значения. Поскольку компенсирующий ток, вырабатываемый блоком 7, продолжает увеличиваться (он стремится к своему установившемуся значению), это вызывает уменьшение величины остаточного фазового сдвига . Как только Vocr уменьшится настолько, что станет меньше дискретности блока А на первом такте, опорный фазовый компаратор 11 опрокидывается, в результате чего на втором управляющем входе блока 10 адаптации образуется отрицательный перепад напряжения, что приводит к установлению в 1 триггера 2 .(через инвертор 25). В результате происходит запуск генератора 2р, импульсы которого поступают на счетчик 18. Дешифратор 15 выделяе из этой последовательности первый, второй, третий и четвертый импульсы Первый из этих импульсов, поступая на третий управляющий вход блока 4 фазовых компараторов, производит запись йобтояний фаховых компараторов, соответствующим образом перестроенных к этому моменту, в этом блоке. Второй и третий импульсы производят установку в 1 соответственно триггеров 23 и 24, сигналы с выходов которых производят соответ ственно формирование двоичного кода четырех младших разрядов в шифраторе 5 и запись этого кода в регистрсчетчик 6. Четвертый: импульс с выхода дешифратора 15, проходя через инвертор 26, производит установку в О триггеров 21-24 в блоке 10 адаптации, а в качестве выходного импуль са производит начальные установки в блоках 4 и 13 и регистре-счетчике 6 подготавливая устройство к новому циклу преобразования. Зависимость тока, генерируемого блоком 7, в компенсирующей обмотке блока 3 от времени нелинейная, при этом с увеличением конечного (установившегося) значения компенсирующего тока процесс его нарастания в начальньй момент после включения идет быстрее. На этом основано значительное сокращение времени компенсации и связанное с этим существенное увеличение быстродействия устройства.. . В известном устройстве блок 7 компенсирующего тока каждый раз генерирует ток, установившееся значение которого зависит от кода старших разрядов. Так, для случая, когда в течение первого такта происходит формирование № 4 старших разрядов кода, блок 7 генерирует 2 - 1 15 различных токов,.установившееся значение которых зависит от кода четырех старших разрядов. При этом для установления любого из этих то- . ков с требуемой точностью необходимо одно и то же время t,,j.., которое определяется параметрами цепи компенсации фазовращающего блока и равно 160-180 МКС. В предлагаемом устройстве благодаря тому, что блок 7 компенсирующего тока генерирует ток, установившееся значение которого не зависит от кода старших разрядов и равно максимальному из всех токов (или несколько больше), генерируемых блоком 7 в известном устройстве, его установившееся значение достигается также через время, равное tyct однако промежуточные значения, которые нужны для компенсации при разш Чнь1х значениях входных, сигналов, достигаются значительно быстрее. Этим и обеспечивается значительное уменьшение времени компенсации (для случаев, когда входные сигналы мейьше их максимальных значений), а значит, и существенное увеличение быстродействия предлагаемого устройства. Таким образом, введение в предлагаемое устройство блока адаптации, формиро1аателя и элемента И, включенных соответствующим образом, позволяет увеличить его быстродействие.

Фиг г