Устройство калибровки и нормализации сигналов Советский патент 1984 года по МПК H04B3/46 

меит И, причем выход коммутатора соединен с первым входом полусумматора, выход которого соединен с первым входом блока сравнения, выход которого соединен с первым входом элемента К, второй вход полусумматора, первый и второй входы коммутатора, второй вход блока сравнения и торой вход элемента И являются соответственно первым, вторым, третьим, четвертым и пятым входами формирователя значениГ младших раэрядов выходного кода, третий вход коммутатора является uiecTbiM входом формирователя значений младших разрядов выходного кода, а выход и второй вхо полусумматора, выходы элемента Н, блока сравнения и коммутатора являются соответствующими выходами формирователя значений младших разрядов выходного кода.

1. УСТРОЙСТВО КАЛИБРОВКИ И НОРМАЛИЗАЦИИ СИГНАЛОВ, содержащее последовательно соед шенные аналогоцифровой преобразователь, ключ и блок памяти, входы синхронизации которых соединены соответственно с первым, вторым и третьим выходами синхронизатора, вход которого объединен с входом аналого-1Д1фрового преобразователя, и блоки Сравнения, отличающееся тем, что, с целью повьппения точности нормализации сигналов и автоматизации компенсации нелинейных искажений, в него введены формирователь границы зон контрольных уровней, три селектора-мультиплексора, элемент И, формирователь значений старших разрядов выходного кода и .п -3 последовательно соединенных формирователя значений младших разрядов выходного кода, при этом первый, второй, третий и четвертый выходы блока памяти соединены с соответствующими входами первого селектора-мультиплексора и формирователя границы зон контрольных уровней, выходы которого соединены соответственно с входами второго и третьего селекторов-мультиплексоров и первым, вторьнч и третьим входами формирователя значений старших разрядов выходного кода, четвертый вход и выходы которого соединены соответственно с выходом аналого-цифрового преобразователя и соответствующими входами первого, второго и селекторов-мультиплексоров, выходы которых соединены соответственно с первым, вторым и третьим входами первого формирователя значе НИИ младгшх разрядов выходного кода, причем выход первого селектора-мультиплексора с первым входом блока сравнения, второй вход и выход которого соединены соответственно с объединенными четвертыми входа(/) ми всех формирователей значений младших разрядов выходного кода и первым входом элемента И, второй вход которого соединен с выходом синхронизатора и объединенными пятыми входами всех формирователей значений младвисс разрядов выходного кода и формировасо теля значений старших разрядов выходIMi ного кода, выход блока сравнения сое00 динен с шестым входом первого формисд рователя значений младших разрядов выходного кода, соответствующие выходы формирователя значений старших разрядов выходного кода и П -3 формирователей значений младших разрядов выходного кода являются выходами устройства, где;, п -число разрядов аналого-цифрового преобразователя. 2. Устройство по п.2, отличающееся тем, что формирователь значений младших разрядов выходного кода содержит коммутатор, полусумматор, блок сравнения и эле

1

Изобретение относится к измерительной технике и может быть использовано для автоматической коррекции сигналов при их обработке.

Известно устройство калибровки и нормализации сигналов, содержащее последовательно соединенные аналогоцифровой преобразователь, ключ и бло памяти, входы синхронизации которых соединены соответственно с первым, вторым и третьим выходами синхронизатора, вход которого объединен с входом аналого-цифрового преобразовател и блоки сравнения С1 1

Однако известное устройство имеет низкую точность нормализации сигнало а компенсация нелинейных искажений осуществляется при ручной обработке гшформации.

Цель изобретения - повьшение точности нормализации сигналов и автоматизации компенсации нелинейных искажний.

Для достижения поставленной цели в устройство калибровки и нормализации сигналов, содержащее последовательно соединенные аналого-цифровой преобразователь, ключ и блок памяти, входы синхронизации которых соеД1шены соответственно с первым, вторьм и третьим выходами с шхронизатора, вход которого объединен с входом аналого-цифрового преобразователя, и блоки сравнения, введены формирователь границ зон контрольных уровней, три селектора - мультиплексора, элемент И, формирователь значеНИ11 старших разрядов выходного кода и п -.3 последовательно соединенных

формирователя значений младших разрядов выходного кода, при этом первый, второй, третий и четвертьш выходы блока памяти соединены с соответствукяцими вхсэдами первого селекторамультигшексора и формирователя границы зон контрольных уровней, выходы которого соединены соответственно с входами второго и третьего селекторов-мулитиплексоров и первым, вторым и третьим входами формирователя значений старших разрядов выходго кода, четвертый вход и выходы которого соединены соответственно с выходом аналого-цифрового преобразователя и соответствующими входами первого, второго и третьего селекторов-мультиплексоров, выходы которых соединены соответственно с первым, вторым и третьим входами первого формирователя значений младших разрядов выходного кода, причем выход первого селектора-мультиплексора соединен с первым входом блока сравнения, второй вход и выход которого соединены соответственно с oбъeд шeнньDlи четвертыми входами всех формирователей значений младших разрядов выходного кода и первым входом элемента Н, второй вход которого соединен с выходом синхронизатора и объединенными пятыми входами формирователей значений младших разрядное выходного кода и формирователя значений старши разрядов выходного кода, выход блока сравнения соединен с шестым входом первого формирователя значений младших разрядов выходного кода, соответствующие выходы формирователя 3 значений старш1гх разрядов выходного кода и П-3 формирователей значений младших разрядов выходного кода являются выходами устройства, где п число разрядов аналого-цифрового преобразователя При этом ка;кдый формирователь зна чений ;-шадших разрядов выходного код содержит коммутатор, полусумматор, блок сравнения и элемент Н, причем выход коммутатора соединен с. первым входом полусумматора, выход которого соединен с первым входом блока сравнения, выход которого соединен с пер вым входом элемента И, второй вход полусумматора,первый и второй входы коммутатора, второй вход блока сравнения и второй вход элемента И являются соответственно первым, вторым, третьим, четвертым и пятым входами формирователя значений младших разрядов выходного кода, третий вход коммутатора является шестым входом формирователя значений младших разря дов выходно1О кода, а выход и второй вход полусумматора, выходы элемента И, блока сравнения и коммутатора являются соответствующими .выходами формирователя значений младших разря дов выходного кода. На чертеже представлена структурная электрическая схема предлагаемо го ус тройс ТВ а. Устройство калибровки и нормализация сигналов содержит аналогоцифровой преобразователь 1, ключ 2, блок 3 памяти, синхронизатор 4, форм рователь 5 границ зон контрольных уровней, состоящий из двух сумматоров 6 и 7, двух блоков 8 и 9 вычитаПИЯ и трех полусумматоров 10-12, формирователь 13 значений старших разрядов выходного кода, состоящей из трех блоков 14-16 сравнения, четырех элементов И 17-20, элемента НЕ 21 и элемента ИЛИ 22, первый, вто рой и третий селекторы-мультиплексоры 23-25 соответственно, п-3 формирователя 26i-26p,a значений младши разрядов выходного кода, каждый из которых состоит из коммутатора 27, полусумматора 28, блока сравнения 2 и элемента И 30, блок 31 сравнения, а также элемент И 32, кроме того,на чертеже показаны выходы 33 t 33 устройства. Устройство работает следующим образом. 57 На входы аналого-цифрового преобразователя Л1Ц1 1 и сннхрокизатора 4 поступает информация, в кадре которой в определепном канале передается калибровочный сигнал датчиков последовательно передаваемыми уровнями Э (0%)V Зз (33,3%); Эз (66,6%) и Эц (100%). ЛЩ1 1 преобразовьшает входную информацию в п -разрядный параллельньй двоичньп код, а синхронизатор 4 вьщеляет тактовые синхросигналы для управления АЦП 1, канальный интервал калибровочного сигнала для управления ключа 2 и определяет моменты времени для занесения кодов калибровочньк уровней Э , 2 4 соответствующие ячейки блока 3 памяти. Коды Э и 2 -3- 3 и Э поступают на входы полусумматоров 10-12 формирователей 5, на выходе которых формируются коды границ промежуточных зон з.-Ь 3 - 3 3 2- 2 3 5 Блоки 8 и 9 вычитания определяет разности , 2 4г а сумматоры 6 и 7 формируют границы зон SQ и 3., необходимые для коррекции сигналов, когда их входные значения выходят за пределы калибровочной шкалы датчиков (не показаш.) . Коды 1шформации с выхода АЦП I посимвольно сравниваются с кодами границ зон 3 , 3 2 и 3 в блоках 14-16 сравнения формирователя 13. Состояние выхода блока 15 сравнения через элемент И 19 поступает на выход 33 старшего разряда устройства. Следующий выход 33 , формируется элементами НЕ 21, К 17 и 18 и ИЛИ 22 по состоянию выходов блоков 14 - 1.6 сравнения. Значение выхода этого разряда определяется состоянием выхода блока 14 сравнения, когда на выходе блока 15 сравнения присутствует О, и состоянием выхода блока 16 сравнения, когда на выходе блока 15 сравнения имеется „,„ Селектор-мультиплексор 23 по выходному коду двух старших разрядов устройства выбирает ближайший к коду АЦП 1 калибровочный уровень Э . По результату сравнения АЦП 1 с ко- дом 3j в блоке 31 сравнения элемент И 32 формирует следующий разря (.) выходного кода, который управляет работой коммутатора 27 пе вого формирователя 26 значений млад ших раэр1щов выходного кода. Селекторы-мультиплексоры 24 и 25 о коду двух старших выходных разря дов устройства (33 f, и 33 .ij ) выби рают коды зон, соседних с выбранным кодом калибровочного уровня Э соответственно (З,-- и 3| ). Коммутатор 27 формирователя 26 в зависимости 6т состояния выхода блока 31с авнения выбирают код, ближайший к коду А1Щ 1 из кодов Зд-1 и 3Ot, На выходе полусумматора 2 8 формир вателя 26 формируется код; Э: Э: , который сравнивается в блоке сравнения 29 формирователя 26 кодом АЦП I и результат сравнения через элемент И 30 формирователя 26 поступает на разрядную шину (33 ) . Входы полусумматора 28 первого фо{ 1ирователя 26 соединены с входам коммутатора 27 второго формирователя 26 , управляемого выходом блог ка 29 сравнения первого формирователя 26 .Выбранное коммутатором 27 значение кода, ближайшего к коду АЦП 1, подается на полусумматор 28 формирователя 26, иа другой вход которого поступает выходной код полусумматора 28 формирователя 26. Блок 29 сравнения формирователя 26 формирует значение следующего разря да выходного кода, который через элемент И 30 поступает на выходную шину (33,4) 76 Аналогичным образом работают следукяцие формирователи 26 л -26 „ , . Выход элемента И 30 последнего формирователя 26 подключен к выходу 33-,I младшего разрядного кода. 1-Ь пульсы синхронизатора 4 в конце преобразовании стробируют для однозначности через элементы К J9 и 20, НЕ 21 и И 30 все разряды выходного кода. Таким образом осуществляется сравнения кода АЦП 1 каадого символа с кодами калиброаочных уровней сигнала Э - Э и квантованньв4и по двоичному закону до разрядности АЩ1 1 кодами промежуточных зон между Э и Эд, , Э2 и Эз , Э и Э . предлагаемое устройство обеспечивает автоматическую коррекцию сигналов по уровням калибровочного канала без внешних воздействий на сам сигнал. Коррекция осуществляется изменением начала отсчета и масштаба цифровой шкалы, причем значению аналогового сигнала калибровочного уровня присваивается определенный цифровой двоичный код, который не зависит от его цифрового эквивалента в шкале АЦП 1, и в случае неравномерного расположения калибровочных уровней, когда разности между соседними калибровочными уровнями неодинаковы, устройство осуществляет автоматическую компенсацию этих нел1шейных искажений. Коррекция сигналов в устройство осуществляется цифровым методом после преобразования аналоговых сигна- . лов в двоичный г -разрядньй код без воздействия на сами сигналы, что значительно повьшгает точность коррекции, которая тем выше, чем больше разрядность АЦП J, и обесп чивает автоматическую компенсацию нелинейных искажений.