Запоминающее устройство с коррекцией групповых ошибок Советский патент 1984 года по МПК G11C29/00 

два первой и второй групп, другой вход каяодого из которых подключен к выходу соответствующего из элементов И второй группы, вторые входы которых и входы первого и второго сумматоров по модулю два соединены с соответствующими контрольными выходами регистра, контрольные входы которого подключены к выходам элементов И третьей группы, вторые входы одних из которых соединены с выходами сумматоров по модулю два первой и второй групп, второй вход другого элемента И третьей группы соецнаен с выходоу третьего, cy мaтopa по модулю два, входы которого пoдкJдачeны к выходам сумматоров по модулю два первой группы, одни из входов компараторов, первые входы элементов И четвертой 1 70 группы и одни из входов элемента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по моду1по два, выходы сумматорюв по модулю два второй группы и второго сумматора по модулю-два подключены ко вторым входам элементов И четвертой группы, другим входам элемента ИЛИ и другим входам компараторов,выходы которых соединены с третьими входами соответствующих элементов И четвертой группы и входами элемента ИЛИ-НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выходы элементов И четвертой группы и выход второго элемента И являются выходами блока.

. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, содержащее накопители, блок коррекции и элемент задержки, причем информационные и контрольные выходы накопителей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к первому выходу элемента задержки, второй выход и вход которого являются соответстветшо управляющим выходом и входом запуска устройства, отличающееся тем, что, с целью упрощения устройства, в него введены коммутатор, первьй элемент И, элементь НЕРАВНОЗНАЧНОСТЬ и группа элементов И, причем первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятый выход которого соединен с первым входом первого элемента И, одни из выходов блока коррекдго подключены к первым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которык соед1шены с информационными выходами накопителей, выход первого элемента И подключен к первым входам элементов И группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, входы признака записи накопителей соединены с входом признака записи блока коррекции и являются входом записи устройства, входы признака считьшания накопителей и блока коррекции объедш1ены с управляющим входом коммутатора и вторым входом первого элемента И и являются входом считывания .тройства, установочными входами которого являются установочные входы блока коррекции, (Л управляющий вход которого подключен к выходу коммутатора, другие выходы блока коррекции являются контрольными выходами устройства. 2. Устройство поп.1,отличаю щ е е с я тем, что блок коррекции содержит регистр, группы сумматоров по модулю два, BTOPJTO, третью и четвертую группы элементов И, компараторы, сумматоры по модулю два, элемент ИЛН-НЕ, второй элемент И и элемент или, пр11чем одни из входов регистра являются соответственно информацион- ными и контрольными входами блока, а другой вход - управляющим входом блока, первые входы элементов И рой и третьей групп соответственно объединены и являются входом признака считьшания и входом признака .записи блока, установочными входами которого являются входы элемента ИЛИ-НЕ, информационные выходы регистра соединены с одним из входов соответствующих сумматоров по модулю

Изобретение относится к вычислиТ€шьной технике, в частности к запоминающим устройствам ЗУ , и может быть использовано для построения высоконадежных блоков памяти с возможностью ремонта накопителя в процессе решения задачи. Известно запоминающее устройство с коррекцией групповых ошибок, соде жащее накопительные блоки, каждый из которых соединен с блоком обнаружения и коррекции ошибок, причем в ,каждый накопительный блок записьгоается группа разрядов кодового слова, состоящая из информационных раз рядов и одного контрольного разряда tu . Недостатками данного устройства являются ограниченность выбора числ информационных разрядов в кодовом слове и низкая надежность. Наиболее близким техническим решением к предлагаемому является зап минающее устройство с коррекцией групповых ощибок, содержащее блоки интерфейсного сопряжения, соединенные с блоком коррекции, и группы на копителей, адресные входы которых подключены к адресным входам блоков штepфeйcнoгo сопряжения, логический блок, входы которого подключены к одним из выходов блоков интерфейсного сопряжения, выходы соединены с входами блока коррекции, одними из входов блоков интерфейсного сопряжения и управляющими входами накопителей, а информационные входы накопителей каждой группы подключены к одноименной группе выходов блока 12 3 . Для исправления ошибок в известном ЗУ используется двумерный итеративньй код, с помощью которого возможна коррекция одиночных и групповых ошибок, расположен ных в одной диагонали матрицы кодового слова. Разряды казадой диагонали записываются в отдельньш накопитель, что позволяет составлять способность ЗУ продолжать работу при изъятии одного из накопителей для ремонта или замены. Недостатками этого ЗУ являются сложность из-за относительно большого числа накопителей, снижение надежности, поскольку с увеличением коли.чества накопителей вероятность некорректируемой ошибки возрастает, а также невозможность произвольного выбора информационной емкости ЗУ из-за

ее зависимости от длины кодового слова.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем что в запоминающее устройство с к;оррекцией групповых ошибок, содержащее накопители, блок коррекции и элемент задержки, причем информационные и контрольные выходы накопителей соединены соответственно с информационными к контрольными входами блока коррекции, входы синхронизации накопителей подключены к первому выходу элемента задержки, второй выход и вход которого являются соответственно управляющим выходом и входом запуска устройства, введены коммутатор, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ и группа элементов И, причем первьй и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятьцЧ выход которого соединен с первым входом первого элемента И, одни из вькодов блока коррекции подключены к первым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей, выход первого элемента И подключен к первым входам элементов И группы, вторые входы которых соединены с выходами элементо НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, входы признака записи накопителей соединены с входом признака записи блока коррекции и являются входом записи устройства, входы признака считьшания накопителей и блока коррекции объединены с управляющим входом коммутатора и вторым входом первого элемента И и являются входом считывания устройства, установочными входами которого являются установочные входы блока коррекции, управляощий вход которого подключен к выходу коммутатора, другие выходы блока коррекции являются контрольными выходами устройства.

Кроме того, блок коррекции содержи регистр, группы сумматоровпо модулю два, вторую, третью и четвертую группы элементов И, компараторы, сумматоры по модулю два, элемент ИЛИ-НЕ, второй элемент И и элемент .ИЛИ, причем одни из входов регистра

являются соответственно информациoнны ш и контрольными входами блока, а другой вход - управляющим входом блока, первые входы элементов И второй и третьей групп соответственно объединены н являются входом признак считывания и входом признака записи блока, установочными входами которог являются входы элемента 1-ШИ-НЕ, информационные выходы регистра соединены с одним из входов соответствующих сумматоров по модулю два первой и второй групп, дру1ой вход каждого из которых подключен к вьгходу соответствующего из элементов И второй группы, вторые входы которых и входы первого и второго сумматоров по MonvHJo пвя соединены с соотвгтствуюс;ими контрольными выходами регистра, контрольные входы .которого подкшочены к выходам элементов И третьей группы, вторые входы одних из которых соедютены с выхода П1 сумматоров по МОДУЛЮ два первой и второй групп, второй вход другого элемента И третьей группы соединен с выходом третьего сумматора.по модулю два, входы которого подключены к выходам сумматоров по модулю два первой группы, одни из входов компараторов , первые входы элементов И четвертой и одни из входов элемента liJIH соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сум маторов по модулю два второй группы и второго сумматора по модулю два подключены ко вторым входам элементов И четвертой группы, другим входам элемента ИЛИ и другим входам компараторов, выходы которых соединены с третьими входами соотвстствующ 1Х элементов И четвертой группы н входами элемента ИЛИ-НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента 11Ш, выходы элементов И четвертой группы и выход второго элемента И явл.шотся выходами блока.

На фиг.1 представлена фзгакциональная схема устройства с коррекцией групповьк ошибок; на фиг.2 - фу1пциональная схема блока коррекции.

Устройство содержит (фиг.1 накопители 1-5, количество которых долно быть простым числом, блок- б коррекции, элемент задерлжи 7, коммутатор 8, первый элемент И 9, элементы НЕРАВНОЗНАЧНОСТЬ 10-25 и первую группу элементов И 26-41. На фиг,1 обозначены информацнонные 4257 и контрольные 58-66 выходы накопителей 1-5, первый 67 и второй 68 выходы элемента задержки 7, вход 69 запуска устройства, третий 70, четвертый 71 и пятый 72 выходы элемента задержки 7, одни из выходов 73-88 блока 6 коррекции, информационные входы 89 и выходы 90, вход 91 записи и вход 92 считьгоания устройства, управляющий вход 93 и другие выходы 94-103 блока 6 коррекции, контрольные выходы 104, установочные 105 J09 и адресные- ПО входы устройства Блок коррекции содержит (фиг.2) регистр 1П, первую 112-115 и вторую K16-I19 группы сумматоров .по модулю два, вторую 120-127, третью 128 136 и четвертую 137-161 группы элементов И, первы1 -третий сумматоры 162-164 по модулю два, компараторы 165-169, элемент 1ШИ-НЕ 170, второй элемент II 171 и элемент ШМ 172. На фиг.2 обозначены информационные 173188 и контрольные 189-197 выходы регистра 1П, выходы 198-207 сумматоров 112-П9, по модулю два соответственно. Устройство работает следздащнм образом, В рассматриваемом уст-ройстве при коррекции одиночных и групповых опш бок используется двумерный итеративный код, матрица кодового слова которого для числа информации разрядов равного, например, шестнадцати, имеинформационные разрягде 5 16 ды; контрольный разряд общей четности{ с,-.с, d. - d. контрольные разряды соответственно группо вой и веточной четнос ти. Число накопителей 1-5 в рассматриваемом случае равно, например, пяти. В режиме Запись на входы 110 устройства (фиг,1) поступает адрес выбранной ячейки накопителей 1-5, на входы 89 - слово данных S - S, на вход 91 признак записи, а на вход 69 сигнал Запуск. Появившись на выходе 70 элемента задержки 7, сигнал Запуск через коммутатор 8 проходит на вход 93 блока 6, где заносит в регистр 111 (фиг.2 информацию, находящуюся на выходах 42-57. После этого в блоке 6 начинается фор-: мирование кощгрольных разрядов по формулам: 6 - St Контрольные разр;щы групповой четности С - С формируются с помощью сумматоров I12-115, а контрольные разряды веточной четности d - d с помощью сумматоров 1 16-119. Контрольный разряд общей четности Сэ фор- мируется с помощью сумматоров 112115 и сумматора }64. На входе 92 присутствует логический ноль (низкий уровень напряжения ), а на входе 91- логическая единица (высокий уровень напряжения ), В результате элемента И 20-127 остаются закрытыми и на их выходах будут находиться логические нули, а элементы И открьшаются, и сформированные значения контрольных разрядов поступают с их выходов на входы 58- 66 регистра 111 и накопителей 1-5. С появлением сигнала на выходе 67 элемента задержки 7 производится запись кодового (Слова в накопители 1-5, причем разряды S 11 накопитель 1, 6 записьшаются , d,- в разряды S 2 S 7 12 накопитель 2, Se S разряды в накопитель 3, , d разряды S,-| , Qj84, С , в накоSj , S а разряды С , питель S х|е , ид ±5 I cjir 5 . По в накопитель чании записи на выход 68 устройства Вьщеляется сигнал Ответ. В режиме Чтение на входы ПО поступает адрес выбранной ячейки, на вход 92 - признак чтения, а на 710 вход 69 - сигнал Запуск. С появлением сигнала на выходе 67 элемента задержки 7 кодовое слово считьшается из накопителей 1-5 и поступает на входы блока 6, Так как на входе 92 коммутатора бприсутствует логическая единица, то прохождение сигнала через коммутатор 8 с выхода 70 элемента задержки 7 запрещается и разрешается прохождение сигнала с выхода 71 KOTOpbrii вырабатьшается несколько позже, чем сигнал на выходе 67. Пройдя коммутатор 8, сигнал с выхода 71 поступает на вход 93 и заносит считанВ дальнейшем разряды признака ошибки сравниваются мезэду собой, причем ком- паратор 165 сравнивает одноименные разряды ,... .5 и /5-f ,rt компараторы 166-169 сравнивают разрядые «..5 циклически выдвинутыми разрядами ft,...,

При совпадении информации на первом-пятом входах с шфopмaциeй на шестом-десятом входах какого-либо из компараторов 165-169 состояние его выхода принимает значение логической единицы, что означает обнарзгжение ошибки в соответствующем из накопителей 1-5. Позиция ошибок (неисправные разряды J определяются с помощью элементов И 137-161 при совпадении соответствующих значений разрядов признака ошибки и сигнала на выходе соответствующего из компараторов 165-169.

Таким образом,появление логических единиц на выходах 73-88 и 94-102 блока 6 означает наличие ошибки в соответствующих разрядах кодового слова.

Например, пусть в накопители 1-5 записано кодовое словоj

НПО

НПО

11110

НПО

00000

При считьтании произошл например, в накопителе 3 в SQ, регистр тупило кодовое слово 11110

1 1 1110 1110

О О

1 1 1 О

1000

Тогда сумматорами 112-119, 162 и 163 будет сформирован следующий синдром ошибки

В этом случае только на выходе компаратора 167 появится логическая единица, а на выходах компараторов 165, 166, 168 и 169 сохранится состояние логического нуля. ное кодовое слово в регистр 111. Затем начинается формирование признака ошибки с п-омощью сумматоров 12-115, 116-119, 162 и 163. Так как на входе 92 блока 6 присутствует логическая единица, то считанные значения контрольных разрядов С - С, d«- d. 4, и с выходов 190-197 регистра 11 через элементы И 120 - 127 поступят на входы сумматоров по модулю два П2 - 119 и логическое состояние их выходов 188 - 205 определится в соответствии с формулами:910 В результате на выходах 80, 85 и 100 элементов И 137-161 сигнал Единица а на других выходах элементов И 137-161 - Нули. Это означает, что ошибки произошли в разряS, , d 2 дах S, Исправление ошибок производится с помощью элементов НЕРАВНОЗНАЧНОСТЬ 10-25, на первые входы которых поступают логические значения позиций ошибок ииформационньт разрядов с выходов 73-88 блока 6, а на вторые входы - непосредственно считанные из накопителей 1-5 информационные разря ды 42-57, Исправленное ннформаицонкое слово с выходов элементов НЕРАВНОЗНАЧНОСТЬ 10-25 поступает на вторые входы элементов И 26-41и по сигналу с выхода 72, проходящему через элемент И 9, вьвдается на выходы 90. Затем на выход 68 устройства поступает сигнал Ответ. При опшбкев разных накопителях 1-5 с„помощью элементов ИЛИ-ИЕ 170,И 171 и ИЛИ 172 формируется на выходе 103 сигнал Единица признак не коррек тируемого отказа ( НКО ) () где знак V - означает логическое сложение. Sf сигналы на выходах ком параторов 163-169 соот ветственно. Появление признака НКО (логической единицы на выходе 03 элемента И 171 ) говорит о невозможности исправления ошибки в кодовом слове. Информация на выходах 104, включающая значения позиций ошибок кодового ело ва и признак НКО, может быть использована для индикации отказавшихся разрядов и ускорения поиска неисправностей. Следует отметить, что устройство проводит правильную коррекцию любой групповой ошибки одного из накопителей 1-5 при условии, что в данном щпсле считьшания хотя бы один из его разрядов выдает правильную информацию, В противном случае на выходах каждого из компараторов 165-169 оказьшаются логические единицы и, Кроме действительно отказавшихся разрядов инвертируются и все остальные разряды кодового слова. Таким образом, хотя накопление ошибок в одном из накопителей 1-5 возможно, тем не менее должен /проводиться его своевременный ремонт. С этой целью на входы 105-J09, кроме входа, соответствующего номеру заменяемого из накопитбшей 1-5, подаются логичекие нули. Тем самым запрещается появление логических единиц на выходах тех из компараторов 165-169, номера которых не соответствуют номеру заменяемого из накопителей 1-5. После замены неисправного из накопителей i-5 но- вым накопителем и восстановления в нем информации подача Нулей на входа То5-109 прёкращается Таким образом, в предложенном устройстве исключается отдельный накопитель для записи разрядов каждой диагонали матрицы кодового слова, что позволяет упростить устройство, кроме того, информационная емкость памяти не зависит от длины кодового слова, что устраняет затруднения, возникающие при объединении нескольких ЗУ в общей системе. Технико-экономическое преимущество предложенного устройства заключается в его упрощении по сравнению с прототипом.