Следящий приемник Советский патент 1984 года по МПК H04B1/16 

Изобретение относится к области радиотехники и может быть использовано в радиосвязи и радионавигации.

Известен следящий приемник, содержащий последовательно соединенны антенну, первый смеситель, первый фильтр низкой частоты, первьй усилитель-ограничитель, дешифратор, к дргому входу которого подключены последовательно подсоединенные к антенне фазовращатель, второй смеситель, второй фильтр низкой частоты, второй усилитель-ограничитель, а также последовательно соединенные реверсивный счетчнк, цифро-аналоговый преобразователь, фильтр-экстраполятор и управляемый генератор, выходом соединенный параллельно с вторыми входами первого и второго смесителей, первый и ВТ015ОЙ триггеры, первые входы которых соединены с первым и четвертым входами дешифратора, первый, второй, третий и четвертый элементы И, причем первые входы первого и второго элемента И подключены параллельно к выходу первого триггера, вторые входы третьего и четвертого элементов И подключены параллельно к выходу четвертого элемента И, соединены параллельн с вторым выходом дешифратора, А второй вход второго элемента И и пер-. вый вход третьего элемента И соединены параллельно с третьим выходом дешифратора, первый элемент ИЛИ, подсоединенный своими входами к выходам первого и третьего элементов И, второй элемент ИЛ1, подсоединенный к выходам второго и четвертого . элементов Н, третий элемент ИЛИ, подсоединенный входами к выходам первого и ВТОРОГО элемента ИЛИ и соответственно к вычитающим и суммирующим входам реверсивного счетчика а выходом к вторым входам триггеров Cl 3.

Однако данный приемник отличается недостаточной точностью слежения

Наиболее близким по технической сущности к предложенному является следящий приемник, содержащий дешифратор, последовательно соединенные первый смеситель, вход которого является входом приемника, первый фильтр нижних частот и первый пороговый детектор, выход которого соединен с первым входом дешифратора, последовательно соединенные фазовраf

щатель на 90 , вход которого соединен с входом приемника, второй смеситель, второй фильтр нижних частот и -второй пороговый детектор, выход которого соединен с вторым входом дешифратора, последовательно соединенные фильтр-экстраполятор и управляемый генератор, выход которого соединен с гетеродинными входами певого и второго смесителей, последовательно соединенные первый триггер вход которого соединен с первым выходом дешифратора, первый элемент И другой вход которого соединен с вторым выходом дешифратора, первый элемент ИЛИ и второй элемент 1ШИ, выход которого соединен с другим входом первого триггера, последовательно соединенные второй триггер, вход которого соединен с третьим выходом дешифратора, а другой вход соединен с выходом второго элемента ИЛИ, второй элемент И, третий элемент ИЛИ, выход которого соединен с другим входом второго элемента ИЛИ, реверсивный счетчик, другой вход которого соединен с выходом первого элемента ИЛИ, и цифро-аналоговый преобразователь, третий элемент И, выход которого соединен с другим входом третьего элемента ИЛИ, четвертый элемент И, выход которого соединен с другим входом первого элемента ИЛИ Г2.

Однако известное устройство имеет недостаточную точность, (порядка нескольких десятков градусов), что обусловлено ступенчатым характером регулирования в процессе слеж.ения при переходе от квадранта к квадранту и наличием гистерезиса при изменении знака частотной расстройки.

Цель изобретения - повышение точности слежения за частотой,

Поставленная цель достигается тем, что в следящем приемнике, содержащем дешифратор, последовательно соединенные первый смеситель, вход которого является входом приемника, первый фильтр нижних частот и первый пороговый детектор, выход которого соединен с первым входом дешифратора, последовательно соединенные фазовращатель на 90, вход которого соединен с входом приемника, второй смеситель, второй фильтр нижних частот и второй пороговый детектор, выход которого соединен с вторым входом дешифратора, последовательно соединенные фильтр-экстраполятор и управляемый генератор, выход которого соединен с гетеродинными входами первого и второго смесителей, последовательно соединенные первый триггер, вход которого соединен с первым выходом дешифратора, первый элемент И, другой вход которого соединен с вторым выходом дешиф ратора, первый -элемент ИЛИ и второй элемент HJHi, выход которого соединен с другим входом первого триггера, последовательно соединенные второй триггер, вход которого соединен с третьим выходом дешифратора, а другой вход соединен с выходом второго элемента ИЛИ, вфорой элемент И, третий элемент ИЛИ, выход которого соедииен с другим входом второго элемента ШШ, реверсивный счетчик, другой вход которого соединен с выходом первого элемента ИЛИ, и цифроаналоговый преобразователь, третий элемент И, выход которого соединен с другим входом третьего элемента ИЛИ, четвертый элемент И, выход которого соединен с другим входом первого элемента ИЛИ, между выходом первого фильтра нижних частот и входом фильтра-экстраполятора включены последовательно инвертор, переключатель, другой вход которого соедИней с выходом первого фильтра нижних частот, а управляющий вход соединен с выходом второго порогового детектора, и сумматор, другой вход которого соединен с выходом цифроаналогового преобразователя, между вторым выходом дешифратора и входом третьего элемента И, другой вход которого соединен с первым выходом дешифратора, включен третий триггер между четвертым выходом дешифратора и входом четвертого элемента И, другой вход которого соединен с третьим выходом дешифратора, включен чет- вертый триггер, другие входы третьего и четвертого триггеров соединены с выходом второго элемента ИЛИ, другой вход второго элемента И соединен с четвертым выходом дешифратора Па фиг. 1 представлена структурная схема предложенного следящего приемника; на фиг. 2 - диаграммы нап11яжений, поясняклцие работу следящего приемника. Следяпщй приемник содержит антенну 1, первый смеситель 2, первый фильтр 3 нижних частот, первый пороговый детектор 4, депгафратор 5, 34 фазовращатель 6 на 90°, второй смеситель 7, второй фильрр 8 нижних частот, второй пороговЕлй детектор 9, реверсивный счетчик 10, цифро-аналоговый преобразователь 11, суммаТор 12, фильтр-экстраполятор 13, управляемый генератор 14, инвертор 15, переключатель 16, первый триггер 17, первый элемент И 18, первый элемент.ИЛИ 19, второй триггер 20, второй элемент И 21, третий элемент ИЛИ 22, третий триггер 23, третий элемент И 24, четвертый триггер 25, четвертый элемент И 26, второй эле- мент 1ШИ 27. Следящий приемник работает следующим образом. С поступлением входного сигнала на антенну Г на входе первого фильтра 3 появляется сигнал, пропорциональный синусу разности фаз (фазо вое рассогласование) входного сигнала и сигнала управляемого генератора 14. На выходе второго фильтра 8 появляется сигнал, пропорциональный косинусу этой разности фаз Л/. При работе устройства 4 может меняться произвольным образом, например, так, как показано на фиг. 2й. Разность фаз 4f последовательно проходит четыре квадранта цикла фазового рассогласования, обозначенные на фиг. 2 1, II, III, IV соответственно для интервалов от - л до /2; от - Л/2 до 0; от О до I /2; от до Ji. В результате выходные сигналы первого 3 и второго 8 фильтров при прохождении соответственно через первый 4 и второй 9 пороговые детекторы, дешифратор 5, вызывают только один сигнал с потенциалом логической единицы на одном из четырех выходов дешифратора 5. При дЧ, находящемся в интервале III (фиг, 2л), появляется сигнал на входе первого триггера 17 и устанавливает его в 1 (фиг.2$). При дал нейшем изменении и IV интервале появляется сигнал нд входе третьего триггера 23 (фиг, 2, этот же сигнал проходит через первый элемейт И 18, поскольку первым триггером 17 запомнен сигнал предыдущего интервала III, Сигнал с выхода первого элемента И 18 поступает через первый элемент ИЛИ 19 на суммирующий вход реверсивного счетчика 10 (фиг. 2к), увеличивая его состояние

и соответственно выходного сигнала цифро-аналогового преобразователя 1 до +2 (фиг, 2fi). Сигнал с выхода первого элемента ИЛИ 19 также через второй элемент ИЛИ 27 обнуляет первый 17, второй 20, и четвертый 25 триггеры (фиг..2з), что приводит к, пропаданию сигнала на выходе первого элемента ИЛИ 19 и на входе реверсивного счетчика 10 (фиг. Зк). Затем при 4Y в интервале 1 появляется сигнал на входе четвертого триггера 25 (фиг. 3k) и далее на входе второго триггера 20 (фиг, Зв), что приводит по аналогии к появлению сигнала на выходе четвертого элемента И 26, первого элемента ИЛИ 19, на входе реверсивного счетчика 10 (фиг. Зк) и увеличению сигнала на выходе цифро-аналогового преобразователя 11 до -«-А (фиг. ЗМ) и обнулению первого 17, третьего 23 и четвертого 25 триггеров.

Далее (фиг, ЗА) начинает уменьшаться, снова появляется сигнал на входе четвертого триггера 25, открывается второй элемент И 21 и через третий элемент ИЛИ 22 сигнал поступает на вычитающий вход (фиг, 3/t) реверсивного счетчика 10, что, в сйою очередь, приводит к уменьшению выходного сигнала цифро-аналогового преобразователя 11 до +2 (фиг, 2w). Аналогично выходной сигнал цифроаналогового преобразователя 11 умень шается до -2, еще при двух переходах от IV к III и к II к I интервалу (фиг. 3d).

Одновременно с этим на вход переключателя 16 (фиг, Зн) под действием управляющего сигнала с выхода второго порогового детектора 9 поступ ет прямой или инвертированный сигнал с выхода первого фильтра 3, При переключениях переключателя 16 в его выходном сигнале происходят-скачки на +2 или -2, Суммирование сигналов переключателя 16 и цифроаналогового преобразователя 11 в сумматоре 12 дает гладкий однозначный сигнал, проходящий фильтрэкстраполятор 13 и регулирукиций час тоту и фазу управляемого генератора 14 при слеже1ши за входным сигналом

Предложе нный следящий приемник является линейным устройством автоматического слежения как при больших, так и малых рассогласованиях относительно входного сигнала и позволяет получить точность слежения (определенную расчетным путем) по фазе йЧ не хуже нескольких градусов (0,1 рад), что, в свою очередь, при обычных для таких следящих устройств полосах пропускания порядка .10 Гц (и соответствующих нм постоянных времени порядка 0,1 с обеспечивает ошибку слежения, за частотой af порядка

& -о IS Гп 2пг0, Гц

й 2i211или менее,

Таким образом, предлагаемый приемник по крайней мере на порядок меньшую ошибку воспроизведени частоты входного сигнала по сравнению с прототипом и, кроме того, в силу малой фазовой ошибки слежения позволяет осуществить когерентный прием сигнала.

СЛЕДЯЩИЙ ПРИЕМНИК, содержащий дешифратор, последовательно соедине|нные первый смеситель, вход коTopdro является входом приемника, первый фильтр нижних частот и первый пороговьш детектор, выход которого соединен с первым входом дешифратора, последовательно соединенные фазовращатель на 90., вход которого соединен с входом приемника, второй смеситель, второй фильтр нижних частот и второй пороговый детектор, выход которого соединен с вторым входом дешифратора, последовательно соединенные фильтр-экстраполятор я управляемый генератор, выход которого соединен с гетеродинными входами первого и второго смесителей, последовательно соединенные первый триггер, вход которого соединен с первым выходом дешифратора, первый элемент И, другой вход которого соединен с вторым выходом деши(атора, первый элемент ИЛИ и второй элемент ИЛИ, выход которого соединен с другим Входом первого триггера, последовательно соединенные второй триг-: гер, вход которого соединен с третьим выходом дешифратора, а другой вход соединен с выходом второго эле-мента ИЛИ, второй элемент И, третий элемент ИЛИ, выход которого соединен с другим входом второго элемента ИЛИ, реверсивный счетчик, другой вход которого соединен с выходом первого элемента ИЛИ, и цифро-аналоговый преобразователь, третий элемент И, выход которого соединен с другим входом третьего элемента ИЛИ, четвертый элемент И, выход которого соединен с другим входом первого элемента ИЛИ, отличающийс я тем, что, с целью повышения точности слежения за частотой, межg ду выходом первого фильтра нижних частот и входом фильтра-экстраполятора включены последовательно инвертор, переключатель, другой вход которого соединен с выходом первого 4мльтра нижних частот, а управляющий вход соединен с выходом второго порогового детектора, и сумматор, другой вход которого соединен с выходом цифро-аналогового преобразователя, между вторым выходом дешифратора и входом третьего элемента И, другой вход которого соединен с первым выходом дешифратора, включен третий ,триггер, между четвертым выходом дешифратора и входом четвертого элемента И, другой вход которого соединен с третьим выходом дешифратора, включен четвертый триггер, другие входы третьего и четвертого триггеров соединены с выходом второго элемента 11ЛИ, другой вход второго элемента И соединен с четвертым выходом дешифратора. °