Следящий аналого-цифровой преобразо-ВАТЕль Советский патент 1981 года по МПК H03K13/17 

54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ,

1

Изобретение относится к измерительной технике и может быть использовано в автоматизировайных системах управления технологическими процессами и системах автоматизации научных исследований.

Известен следящий аналого-цифровой преобразователь (САЦП), содержащий блок сравнения, генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и, кроме того, по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые позволяют форсировать изменения млёщших разрядов при увеличении сигнала рассогласования на входе схемы сравнени и тем самым повышать быстродействие САЦП р. .

Недостатком устройства является большая погрешность преобразования, особенно в такте, следующем за тактом, в котором произошло перерегулирование, т.е. смена ответов блока сравнения, обусловленная тем, что после перерегулирования подбор оптимального шага уравновешивания осуществляется с минимального значения. ПРИ большой скорости изменения сиг- нала в районе границ диапазона и при

добавлении не только в младший разряд реверсивного счетчика, но и в более старшие, может произойти переполнение, которое в свою очередь,

выводит преобраз.ователь из режима слежения.Допустим, значение входного сигнала соответствует коду 01..1, а код на реверсивном счетчике равен :01,..1101, блок сравнения выдает

сигнал S(). Учитывая скорость изменения сигнала, преобразователь добавляет к счетчику код 0...01И, в результате на реверсивном счетчике код равен 0...0100, а блок сравнения

(вместо желаемого сигнала S) выдает сигнал S(Ux Uo) . Поэтому вместо уменьшения шага квантования и изменения энака добавки происходит его увеличение, в результате чего преобразователь выходит из режима слежения. Аналогичные явления происходят и при отрицательном переполнении.

Цель изобретения - уменьшение погрешности преобразования и расширение диапазона возможных изменений входного сигнала.

Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий генератор

тактовых импульсов, первый логический

елок, блок сравнения,цифроаналоговый преобразователь, реверсивный счетчик причем первый вход блока сравнения соединен с входной шиной сигнала, а , второй вход соединен с выходом цифро аналогового преобразователя, цифровые входы которого соединены с выходгили триггеров реверсивного счетчика, выходы первого реверсивного блока соединены со входами установки режима реверсивного счетчика, введены второй и третий логические блоки, два триггера, два элемента И, линия задержки группа элементов И, распределитель импульсов и дополнительный старший разряд реверсивного счетчика, причем выход блока сравнения соединен с первым входом второго логического еэлока второй вход которого соединен с единичнЕлм выходом дополнительного старшего разряда реверсивного счетчика, а выход соединен с первым входом первого триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со в.торым входом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой Соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых ,соединены с выходами распределителя импульсов, а выходы соединены со счетными входами триггеров соот:Ветствующих разрядов реверсивного . счетчика, первый выход третьего логического блока соединен со входом сдвига вправо распределителя импульсов и с нулевым входом второго триггера, а второй выход соединен с перл вьвли входами первого и второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичнЕД выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента И соединен со в.ходом сдвига влево распределителя импульсов,

чертеже представлена структурная схема следящего аналого-цифрового преобразователя.

Устройство содержит блок 1 сравнения, цифроаналоговый преобразователь (ЦАП) 2, первый, второй и третий логические блоки 3-5, дополнительный старший разряд 6 реверсивного счетчика 7, состоящего из триггеров 8, распределителя 9 импульсов, генератора .10 тактовых импульсов, линии 11 задержки, группы элементов 12 И перого и второго триггеров 13 и 14,

первого и второго элементов 15 и 16 и шины входного сигнала (не показаны).

Триггер 13 служит для запомин.ания ответа блока сравнения на предьщущем такте. Сигнал SQ на его выходе равен с 1, если на предыдущем такте блок сравнения выдает сигнал (U Up). Второй логический блок 4 вместе с дополнительным старшим разрядом 6 реверсивного счетчика предназначен

Q для устранения опасности выхода из режима слежения при работ.е вблизи гра«иц диапазона. Так при переполнении триггер 13 устанавливается в 1, Обозначим сигнал на выходе этого триггера П. Второй логический бЛок 4 при

5 отсутствии переполнения, т.е. при сигнале П, передает непосредственно на выходответ блока 1 сравнения, а при сигнале П на выходе логической схемы появляется проинвертированный,

0 ответ блока сравнения. Тем самым

происходит смена ответов блока сравнения, в результате которой уменьшается в два раза величина добавки и ее знак, а преобразователь остается в режиме слежения. Таким образом сигнал S на выходе первого логи- ческого блока задается следующим образом.

a,snvsn,

где S - сигнал с блока сравнения.

На первом выходе третьего логического блока 5 сигнал f появляется при смене ответов блока сравнения на двух тактах (последовательных)

f.)

где Sp сигнал с выхода первого триггера 13 J

q - сигнал от генератора 10 тактовых импульсов.

На втором выходе третьего логического блока 5 сигнал появляется при совпадении ответов блока сравнения последних двух тактов

V()

Первый логический блок 3 при устанавливает режим вычитания реверсивного счетчика, а при

0 режим сложения.

В распределителе импульсов запрещен сдвин влево при коде 10...О и сдвиг вправо при коде 0...01 (на чертеже не показано).

5 Прим е,р. Пусть в момент времени t преобразователь выставляет образцовый уровень U , а блок сравнения выдает сигнал S, т.е Ug и , тогда преобразователь выставляет уровень (1 и блок сравнения выдает

0 сигнал S. Таким образом, в моменты времени ц и t сигнал находится . на отрезке (и.,, и) . Для более точного определения значения сигнала, т.е. в какой половине отрезка (и .и)

он находится, в момент ti преобразователь выставляет уровень и (U )/ в середине отрезка (ц .U,,) .Если блок сравнения выдает сигнал 5,то во время между t и ta сигнал находится на отрезке (и.,и),т.е. в нижней половине отрезка (U.U) и поэтому в момент t. САЦП выставляет уровень Ч4(У24из)/2.

Таким образом, при чередовании ответов блока сравнения целесообразно проводить уменьшение шага квантования в два раза, при этом уменьшается погрешность преобразования. Если в момент tj блок сравнения вьщает сигн.ал то сигнала на отрезке (Da. U) , т.е. в нижней поло вине отрезка () , нет и поэтому необходимо проверить нахождение сигналов в верхней половине отрезка (и ,и) . Для этого в момент t. преобразователь выставляет уровень . Uj-U . Таким образом, если после чередования ответов блок сравнения выдает подряд два одинаковых ответа то поиск сигнала осуществляется с шагом квантования, равным предыдущему. Если в момент t блок сравнения выдает сигнал S то сигнал действительно находится в верхней половине отрезка (У, U) и поэтому в момент tj- преобразователь выставляет уровень и ()/2 и т.д. Если в момент t. блок сравнения вьадает сигнал S , то сигнала на отрезке (и ,Uxj) уже нет и он выходит; за отрезок (U,U), превысив уровень и . В этом случае целесообразно искать сигнал на таком же отрезке, как и (,2), и соединить с ним. Таким образом, в момент ty преобразователь выставляет уровень . , t (.}) . Текущий шаг квантования равный (.) в два раза правышает предыдущий, т.е. ((Jy-d). При получении в момент tу сигнала. S и рассматривая отрезок (U.U) как верхнюю половину отрезка (U/.U)

преобразователь выставляет новый уровень, используя удвоение текущего шага квантования. Таким образом, при трех и более одинаковых ответах блока сравнения шаг квантования целесообразно удваивать.

Устройство работает следующим образом.

Сигнал начальной установки устанавлив ет первый триггер 13 в состоян1ге О, соответствующее ответу блока сравнения S (U UQ) второй триггер 14 и реверсивный счетчик - в нулевое состояние, а в распределитель импульсов заносится код 0..01 (цепи начальной установки не показаны) . Так как вначале и при дальнейшей нормальной работе триггер 13 находится в нулевом состоянии, то второй логический блок 4 пропускает на свой выход ответ блока-сравнения без инвертирования.

После подачи входного сигнала бло сравнения «ьщает сигнал Т, по которому с помощью первого логического блока 3 реверсивный счетчик переводится в режим сложения. Так как на первом триггере 13 хранится сигнал S, то третий логический блок 5 по сигналу от генератора тактовых им пульсов выдает сигнал совпадения на второй выход, который, пройдя чере элемент 15 И, устанавливает второй триггер 14 в 1. После этого сигнал с линии 11 задержки добавляет единицу в разряд реверсивного счетчика, определяемого распределителем импульсов, и производит перепись ответат блока сравнения на первый триггер 13. Предположим, что с приходом очередного сигнала от генератора 10 тактовых импульсов блок сравнения опять выдает сигнал S , по которому первый логический блок 3 подтверждает режим сложения на реверсивном счетчике, а трегтий логический блок 5 выдает сигнал совпадения, который, пройдя через второй элемент 16 И, производит сдвиг влево на один разряд содержимого распределителя импульсов. После этого задержанный на линии задержки тактовый сигнал добавляет единицу в разряд реверсивного счетчика и, определяемый распределителем 9 импульсов (вес этой единицы в два раза превышает вес предыдущей) , производит перепись ответа блока сравнения на триггер 13. Если далее опять поступают те же ответы от блока сравнения (S) , то все происходит аналогично описанному сдвигу единицы, содержащейся в распределителе импульсов, влево.

После первой смены ответа блока сравнения, т.е. с приходом сигнала S логический блок 3 переводит реверсивный счетчик в режим вычитания, а логический блок 5 выдает на первом выходе сигнал несовпадения текущего (S) и предыдущего (S) ответов блока сравнения, который производит сдвиг вправо на один разряд содержимого распределителя 9 импульсов и устанавливает второй триггер 14 в О. Затем задержанный на линии задержки сигнал от генератора тактовых импульсов вычитает единицу из разряда реверсивного счетчика, определяемого распределителем импульсов, при этом вес единицы в два раза меньше веса предыдущей.

Если ответ блока сравнения опять меняется с приходом сигнала S , то происходит сдвиг вправо и шаг квантования уменьшается в два раза. Если же ответ .блока сравнения повторяется (S),TO из-за нулевого состояния второго триггера 14 сдвиг в распределителе импульсов не происходит и величина шага квантования не меняется. НО триггер 14 переходит в 1, с приходом следующего сигнала S изсостояния 1 триггера 14 происходи сдвиг влево содержимого распределителя .импульсов и величина шага кван тования удваивается. Если из-за большой скорости изменения сигнала вблизи границ диапа зона происходит переполнение реверсивного счетчика, т.е. устанавливаю ся коды 10... О или О...О, то из-за положения 1 триггера 13 ста шего разряда 6 реверсивного счетчик первый логический блок 3 передает на свой выход проинвертированный сигнал блока сравнения. Процесс работы остальных блоков преобразовате ля совпадает с вышеописанным. Код, снимаемый с распределителя импульсов, несет информацию о текушей скорости сигнала и о погрешности преобразования, а код, характери зующий величину сигнала, снимается реверсивного счетчика. Моделирование десятиразрядного следящего аналого-цифрового преобразователя, проведенное при воздейс вии различных сигналов, показывает, что погрешность его.в зависимости о сигнала на 20-50% меньше, чем у известного, а диапазон возможных изме нений сигнала на 15-30% шире. Формула изобретения Следящий аналого-цифровой преобр зователь, содержащий генератор такт вых импульсов, первый логический блок, блок сравнения, цифроаналогрвый преобразователь, реверсивный счетчик, причем первый вход блока сравнения соединен с входной шиной сигнала, а второй вход соединен с выходом /.цифроаналогового преобразователя, цифровые входы которого соединены с выходс1ми триггеров реверсивного счетчика, выходы первого логического блока соединены со входаиля установки режима реверсивного счетчика, отличающийся тем,, что, с целью уменьшения погреш ности преобразования и расширения диапазона возможных изменений входного сигнала, в устройство введены второй и третий логические блоки, два триггера, два элемента И, линия, задержки, группа элементов И, распределитель импульсов и дополнительный старший разряд реверсивного счетчика, причем выход блока сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом дополнительного старшего разряда ререрсивного счетчика, а выход соединен с первым входом первого триггера, со входом логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с выходами распределителя импульсов, а выходы соединены со счетными входами триггеров соответствующих разрядов реверсивного счетчика, первый-выход третьего логического блока соединен со входом сдвига вправо распределителя импульсов и с нулевым входом второго триггера, а второй выход соединен с первыми входами первого и второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичным выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента И соединен со входом сдвига влево распределителя импульсов. Источники информации, принятые во внимание при экспертизе 1.Преобразователь информации в аналого-цифровых вычислительных устройствах. Под ред.|Г.М. Петрова.м ., Машиностроение, 1973, с.207.

и