Адаптивный аналого-цифровой преобразователь Советский патент 1982 года по МПК H03K13/02 

Изобретение относится к цифровой электроизмерительной технике и используется в адаптивных системах сбора и передачи цифровой измерительной информации.

Известен адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены медцу собой, элемент ИЛИ, .таймер и регистр, управлякяций вход которого подключен ко входу таймера и выходу элемента ИЛИ, выход первого блока сравнения соединен с первым входом элемента ИЛИ, выход второгоблока сравнения подключен ко второму входу элемента ИЛИ, первый и второй триггеры, первый и второй реверсивный счетчики импульсов, первый и второй преббразователи код-аналог, мультиплексор, генератор импульсов, ключ, линию задержки, информационные выходы первого реверсивного счетчика импульсов соединены с информационными входами первого преобразователя код-аналог и с первой группой входов мультиплексора,, выход преобразователя код-аналох соединен со вторым ьходом первого блока сравнения, информационные выходы второго реверсивного счетчика импульсов соединены с информационными входами второго преобразователя код-аналог и второй .группой входов мультиплексора, вы- ходы которого подключены к информационным входам регистра, выход второго преобразователя код-аналог соединен со вторым входом второго блока сравнения,.выход первого бло10ка сравнения соединен со входом установки нуля первого триггера и первым управляющим входом мультиплексора, выход второго блока сравнения соединен со входом установки

15 единицы первого триггера и вторым управляющим входом мультиплексора, выход генератора импульсов подключен к информационному входу ключа, выход которого соединен со счетны20ми входами первого и второго реверсивных счетчиков импульсов, управляющий вход ключа связан с инверсным выходом второго -триггера, вход установки единицы второго триггера

25 подключен к выходу линии задержки, вход которой связан со входом установки нуля второго триггера и с выходом элемента ИЛИ, управляющие входы прямого счета обоих реверсив30ных счетчиков импульсов соединены

между собой и подключены к ijHBepcному выходу первого-триггера, а управляющие входы- обратного счета обоих реверсивных счетчиков импульсов соединены между собой и подключены к прямому выходу первого триггера 11 .

Недостатком данного преобразователя йвляетс5Г. низкий коэффициент эффективности адаптивного преобразователя.,

Цель изобретения - повышение ко эффициента. эффективности адаптивного преобразователя.

Поставленная цель, достигается тем что адаптивный аналого-цифровой преобразователь содержащий первый и второй блоки сравнения, первые входы которых соединены с входной шиной первый и второй триггеры, линию эадержки, вход.которой соединен с выходом первого элемента ИЛИ, с входом таймера, с управляющим входом первого регистра и с входом - установки нуля второго триггера, вход установки единищя которого соединен а выходом линии згадержки,. первый информационный вход.мультиплексора соединен :с выходом первого реверсивного счетIЧика импульсов, и. с входом первого I преобразователя-код-аналог, выход которого, соединен с вторым входом первого блок-а сравнения, второй информационный .вход мультиплексора соединен с выходом второго реверсивного счетчика импульсов и с входом второго, преобразователя код-аналог, выход которого соединен с вто(шм входом второго блока сравнения, первый управляющий вход мультиплексора соединен, с выходом первого блока сравнения, с первьт входом первого элемента ИЛИ и с входом установки нуля первого триггера, второй управляющий вход мультиплексора соединен с выходом второго блока сравнения, с BTOpbW входом первогФ элемента ИЛИ и с входом.установки единицы первого триггера, управляющий вход первого ключа.соединен с инверсным выходом второго триггера, а информационный, вход - с выходом генератора - импульсов, выход мультиплексора соединен с информационным входом первого регистра, дополнително введены второй и третий регистры первый, второй, третий и четвертый элементы И, второй элемент ИЛИ,.второй ключ, инвертор, блок вычитания, блок деления, блок сравнения.кодов и счетчик импульсов, причем первая вход первого элемента И соединен с прямым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, .второй вход которого соединен с ин- версным выходом второго триггера и

с вторым входом первого элемента И выход которого- соединен с первым и управляющими входами обратного : счета первого и второго.реверсивных счетчиков импульсов,первые управляю-щие входы прямого счета которых соединены с выходом второго элемента И вторые управляю1-.ие входы обратного счета.- с выходом третьего элемента а вторые управляющие входы прямого

fсчета. - с выходом- четвертого элемента И, первый вход которого соединен со знаковым выходом блока вычитания и через инвертор с первым входом третьего элемента И, второй вход которого соединен с вторым входом Четвертого элемента и, с прямым выходом второго триггера.и с управляющим входом второго ключа, выход которого соединен, с первым входом второго-,элемег1та ИЛИ, второй вход которого соединен-с ыходом первого ключа, а выход-- со счетными входами первого и второго реверсивных импульсов, информационный вход второго регистра- соединен с выходом первого регистра и с первым входом блока вычитания, второй вход которого соединен- с выходом второго регистра, управляющий вход которого соединен с управлякнцим входом третьего регистра и с выходом первого элемента ИЛИ, вькод блока вычитания соединен с первым входом блока деления, второй вход которого соединен с выходом третьего регистра, информационный вход которого соединен.с

выходом таймера,выход блока деления. соедине1Й .с первым-входом блокасравнения кодов, второй вход которого соединен с выходсж счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов, первый управляющий вход- - с выходом линии задержки, втдрой управлякяций вход - с выходом блока сравнения кодов и с информационным входом второго ключа.

На фиг. 1 приведена- функциональная схема адаптивного, аналого-цифрового, преобразователя; на фиг. 2 диаграмма, поясняющая его работу.

Преобразователь (фиг. 1) содер жит первый триггер 1, первый, второй третий,и четвертый элемент И 2, 3, 4 и 5 соответственно, инвертор 6, первый элемент ИЛИ 7, первый и второй блоки 8 и 9-сравнения, первый

и второй преобразователи 10 и 11 код-аналог, первый и второй реверсивные счетчики 12 и 13 импульсов, мультиплексор 14, первый и второй регистры 15 и 16, второй элемент ИЛИ 17, блок 18 вычитания, генератор 19 импульсов, первый ключ.20, таймер 21, третий регистр 22, второй триггер 23, линию 24 задержки, второй ключ 25, блок 26 деления, блок 27 сравнения кодов и счетчик 28 им пульсов . Преобразователь - работает следую щим образом. В исходном состоянии второй три гер .23. установлен в нулевом состоя нии, в реверсивньЧ- счетчиках 12 и 13 установлены.значения, соответствующие, значениям.выходных сигналов преобразователей код-аналог 10 и 11 (-.) и (-е), где допустимое значение разности преоб разуемого Ux и аппроксимирукяцего или ипкАз. игналов. При вкл чении на управляющий вход первого ключа 20 подается напряжение логической единицы, ключ 20 открываетс и импульсы -с генератора 19 нач.инаю поступать через, первый ключ 20 и вт рой элемент I ИЛИ 17 на сметные вход реверсивных счетчиков 12 и 13 импул сов. Одновременно .на первые управляющие входы прямого счета реверсив ных счетчиков 12 и 13-импульсов через второй элемент И 3 подается напряжение логической единицы с инвер ного выхода первого триггера 1, есл и X JтЖA f Э случае, когда Чх .fi2 первые управляквдие входы обратного.счета через первый элемент Л 2-подается - напряжение логической единицы с прямого выхода первога триггера -1. Содержимое обоих реверсивных, счетчиков 12 и 13 изменяется до тех пор, пока не изменится, знак, неравенств между значением Uv и UDKAO. момент врийени (фиг. 2), когда Uit превысит значение UnxKf 2C ,.на выходе первого блока в сравнения сформируется .импульс, подтверждает состояние- первого триггера 1 и, поступая на первый управляющий вход-мультиплексора 14, подключает выход первого реверсивного счетчика 12 импульсов через мультиплексор 14 к информационному входу первого регистра 15, Этот импульс, проходя через первый элемент ИЛИ 7, подтверждает.состояние второго триггера 23., записывает в первом регистре 15 код зафиксированный первым реверсивным счетчиком 12 . импульсов, и поступает на входы линии 24 зсшержки и таймера 21., Таймер 21 измеряет.интервалы времени между моментёгми появления импульсов на выходе первого, .&леМента ИЛИ 7, импульс с выхода линии 24 задержки, задержанный на интервал времени тр устанавливает второй триггер 23 в состояние единицы, а счетчик 28 импульсов - в нулевое сюстояние..Время заде15жки Т выбирается, -из усло,вия, чтоЪы при известной- частоте следования f импульсов с генератора 19 состояние обоих реверсивных счетчиков 12 и 13. импульсов изменилось за время f на значение, соответствующее изменению выходных сигналов обоих преобразователей код-аналог 10 и 11 на величину 6 . Начиная с момента времени о , преобразовател ь следит. за изменением преобразуемого сигнадта, т. е. всегда выполняются . неравенства UnKAv;SUx(t) 5 . В момент установки этого неравенства информация с первого.регистра 15 переписывается во второй регистр 16, а с таймера 21. - в третий регистр 22, блок 18 вычитания определяет разность п значений, записанных в регистрах 15 и 16, а блок 26 деления вычисляет значение м|н , где m - значение зафиксированное таймером, в моменты времени, когда состояние счетчика 28 импульсов совпадает с выходным кодом блока 26 деления, на выходе блока -27 сравнения кодов,появляется импульс, который устанавливает, счетчик 28 импульсов в нулевое состояние, и через открытый второй ключ 25 и второй элемент ИЛИ 17, поступает на счетные входы реверсивных счетчиков 12 и 13 импульсов. При этом модуль крутизны выходных сигналов обоих преобра 3ователей код-аналог будет равен .модулю средней крутизны преобразуемого сигнала в предыд1тдем цикле преобразования Совпадение знаков ве личин Sjj обеспечено подключением знакового выхода блока 18 вычитания через инвертор 6 и третий элемент И 4 и через четвертый элемент И 5 ко вторым управляиицим входам соответственно обратного и прямого счета обоих реверсивных счетчиков 12 и 13 импульсов. При изменении , знака неравенства Uy 7/ ОпкАй - фиг. 2) срабатывает второй блок 9. сравнения, первый триггер I устанавливается в состояние логической единихда, второй триггер 23 - в состояние, логического нуля,, первый ключ 20 открывается и импульсы с генератора 19 проходят через первый ключ 20 на счетные входы, реверсивных счетчиков 12 и 13.импульсов, уменьшая их содержимое. В момент времени t - t второй триггер 23 устанавливается в состояние логической единицы, первый ключ 20 закрывается, а второй ключ 25 открывается.и импульсы с выхода блока 27 сравнения кодов поступают на счетные входы .реверсивных счетчиков 12 и. 13 импульсов. Одновременно на знаковом .выходе блока вычитания появляется напряжение логического нуля f(так как изменение U течение 1-го цикла отрицательно) на вторые управляющие входы обратного счета реверсивных счетчиков поается, напряжение логической единиы, при этом крутизна выходных сигналов/ преобразователей код-аналог с момента Ц- + f равна средней крутизне преобразуемого сигнала на интервале времени (t.-f , t;} . Начиная с момента ,. , когда Ux становится равньпл одному из сигналов . или ОПКА работа преобразователя повторяется. Поскольку аппроксимирующие сигна лы ОПКАЧ ч ип,д2 являются полиномам первого порядка, то коэффициент эффективности адаптивного аналого-циф рового преобразования, определяемый как отношение количества снимаемых отсчетов за некоторое время при аппроксимирующем полиноме нулевого по рядка к количеству отсчетов за та кое время при аппроксимирующем поли номе первого порядка,.больше единицы и , следовательно, адаптивное пре образование более эффективно. Формула изобретения Адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены с входной шиной, первый и второй триггеры, линию задержки, ,вход которой соединен с выходом первого элемента ИЛИ, с входомтаймера, с управляющим входо первого регистра и с входом установ ки нуля второго триггера, вход уста новки единицы которого соединен с выходом линии задержки, мультиплексор, первый информационный вход которого соединен с выходом первого реверсивного счетчика импульсов и с входом первого преобразователя код - аналог, выход которого соединен с вторым входом первого блока сравнения, второй информационный вход мультиплексора соединен с выходом второго реверсивного счетчика импульсов и с входом второго преобразователя код.- аналог, выходу кото рого соединен.с вторым входом второ го блока сравнения, первый управляю щий вход мультиплексора соединен с выходом первого блока сравнения, с первым входом первого элемента ИЛИ и с входом установки.нуля перво го триггера, второй управляющий вхо мультиплексора соединен с выходом второго блока сравнения, с вторым входом первого элемента ИЛИ и с входом установки единицы первого триггера, управляющий вход первого ключа соединен с инверсным выходом второго триггера, а информационный вход - с выходом генератора импуль „сов, выход мультиплексора соединен с информационным входом первого регистра, отличающийся тем, что, с целью повышения коэфф циента эффективности адаптивного пpeQбpaзoвaтeля, в него введены второй и третий регистры, первый, второй, третий и четвертый элементы И, второй элемент ИЛИ, второй ключ, инвертор, блок вычитания, блок деления, блок сравнения кодов и счетчик импульсов, причем первый вход первого элемента И соединен с прямым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с инверсным выходом второго триггера и с вторым вхот дом первого элемента И, выход которого соединен.с первым и управляющими входами обратногосчета первого и второго реверсивных счетчиков импульсов, первые управляющие входы прямого счета которых соединены с выходом второго элемента И,вторые управляющие входы обратного счета с выходом третьего элемента И, а вторые управляющие входы прямого счета - с выходом четвертого элемента И, первый вход которого соединен со знаковым выходом блока вычитания и через инвертор с первым входом третьего элемента И, второй вход которого соединен с вторым входом четвертого элемента И, с прямым выходом второго триггера и с управляющим входом второго ключа, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого ключа, а выход - со счетными входами первого и вторрго реверсивных счетчиков импульсов, информационный вход второго регистра соединен с выходом первого регистра и с первым входом блока вычитания, второй вход которого соединен с выходом второго регистра, управлякядий вход которого соединен с управляющим входом третьего регистра и, с выходом первого элемента ИЛИ, выход блока вычитания соединен с первым входом блока деления, второй вход которого соединен с выходом третьего регистра, информационный вход KbTopo.ro соединен с выходом таймера, выход блока деления соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов, первый управляющий вход - с выходом линии задержки, второй управляющий вход - с выходом блока сравнения кодов и с информационным вхо- дом второго ключа . Источники информации, принятые во внимание при.экспертизе 1. Авторское свидетельство СССР по заявке 2775438/18-21, кл. Н 03 К 13/02, 1979 (прототип).

Фуг.