Устройство управления прерыванием программ Советский патент 1984 года по МПК G06F9/48 

элемента ИЛИ, выход которого соединен с первьти входом второго элемента И и через элемент НЕ с первым входом нервозно элемента И и с вторым входом третьего элемонта И, выходы первого и второго элементов И подключены соответственно к вторым входс1М пятого и второго блоков элементов И, информационные входы второго и четвертого регистров соединены с вторым выходом третьего регист-, ра и с входом третьего элемента ИЛИ, выход которого через элемент НЕ соединен с вторыми входами первого и второго элементов И и с сигнальным выходом устройства, тактовый вход второго регистра соедин ен с вторым . BEjJxoдoм второй сравнения.

УСТРОЙСТВО УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ, содержащее сумматор, блок Пс1мяти, пять блоков элементов И, блок элементов И-НЕ, четыре регистра, три элемента ИЛИ, три элемента И, причем выход блока элементов И-НЕ соединен с первым входом сумматора, выход суммы и знаковый выход которого подключены к первому и второму входам первого блока эЛе-. ментов И соответственно, выход которого подключен к входу первого регистра, первый вход блока элемента И-НЕ Подключен к выходу второго блока элементов И, первый вход которого подключен к первому выходу второго регистра, первые входы третьего и четвертого блоков элементов И подключены к выходам первого и второго элементов И соответственно,второй вход третьего блока элементов И подключен к первому выходу четвертого регистра, отличающееся тем, что, с целью повышения производительности,в He- го введены пятый регистр, два элемента НЕ и три схемы сравнения, при.чем второй вход блока элементов И-НЕ является запросным входом устройства, второй и третий входы сумматора подключены к выходам первого регистра и третьего блока элементов И соответственно, знаковый выход сумматора подключен к выходу прерывания устройства,признаковый выход сумматора подключен к первому входу первого элемента ИЛИ и управляющему входу первой схемы сравнения, первый вход которой подключен к выходу сукматора,а второй вход к первому выходу третьего регистра, который также подключен к первым входам второй и третьей схем сравнения, .первый и второй выходы несравнения первой схемы сравнения подключены соответственно к управляющему входу второй сравнения и первому входу третьего элемента И,/ выход которого является управляющим входом третьей схемы сравнения, второй вход которой подключен к первому выходу с S четвертого регистра, а первый выход - к тактовому входу четвертого (Л регистра и второму входу первого элемента ИЛИ, третий вход которого подключен к первое выходу несравнения второй схелы сравнения, четвертый вход первого элемента ИЛИ подключен к управлякйцему входу устройства и входу сброса четвертого регистра, выход первого, элемента ИЛИ является считывающим входом блока ;о а: памяти, информационный выход которого подключен к входу третьего регистра, управляющий вход устройства пода ключен к входу записи блока памяти, 4i выход пятого регистра соединен с информационным входом блока памяти и vl является информационным выходом устройства, пятый и шестой входы первого элемента ИЛИ соединены с вторыми выходами несравнения второй и третьей схем сравнения, второй выход четвертогчэ регистра соединен с первым входом пятого блока элементов И, выход которого соединен с первым вхо- , дом пятого регистра второй вход которого соединен с выходом четвертого блока элементов И, второй вход которого соединен с вторым выходом втррого регистра и с входом второго

Изобретение относится к вычислительной технике и может быть использовано в универсальных мультипрограммных вычислительных системах.

Известно устройство для обслуживания запросов,.содержащее блок управления, блок памяти, блок настройки, регистры, схему сравнения, сумматор-вычислитель, два блока выбора наибольшего числа и два узла .обнаружения нулевого кода ij .

йедосугаток этого устройства состоит в том, что .оно обладает ограниченными функциональными возможностями, так как основное егЬ назначение максимально использовать ресурсы вычислительной систелЕл исключает приме нение устройства и системах реального времени.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство управления прерыванием программ, содержащее регистр запросов, вход которого является информационным входом устройства, девять групп элементов И, три элемента ИЛИ, блок памяти, регистр, первый и второй выходы устройства, две группы элементов ИЛИ, группа элементов НЕ, пять элементов И, триггер приоритета, сумматор, выходной регистр, регистр операций, первый и второй информационные выходы устройства, причем первый выход регистра запросов соединен с первыми входами первой и второй группы элементов И, а второй вход с первыми входами первого, второго и третьего элементов И, третий выход - с первыми входами четвертого и пятого элементов И, а также второго элемента ИЛИ, выход второй группы элементов И соединен с входом регистра свободных ресурсов, выход которого подключен к первому входу четвертой группы элементов И, выход второго,элемента ИЛИ соединен с вторыми входами первой и четвертой групп элементов И, выход третьей группы элементов И соединен с первым входом второй группы элементов

ИЛИ, выход которого подключен к входу выходного регистра, выход группы элементов НЕ соединен с первым входом сумматора, а выход четвертой

группы элементов И - с первым входом первой группы элементов ИЛИ, выход которой соединен с вторым входом сумматора. Кроме этого, второй вход пятой группы элементов И

0 подключен к первому входу устройства, а выход соединен с входом первой группы элементов ИЛИ, выход первого .элемента И соединен с входом триггера приоритета и треть5 им входом регистра операций, а также со вторыми входами шестой группы элементов И и первого элемента ИЛИр информационный выход су -1матора соединен с первым входом второй группы элементов И, первый управляющий выход - с вторыми входами второй группы элементов И, первого и четвертого элементов И, второй управляющий выход - с вторыми входс1ми второго и пятого элементов И, выход второго элемента И соединен с управляющим входом блока памяти, а также с вторым входом регистра операций и третьим входом первого элемента ИЛИ, выход третьего элемента И сое0 динен с первым входом третьего элемента ИЛИ, а второй вход - с первым , выходом триггера приоритета, второй выход которого соединен с вторым входом второго элемента ИЛИ, выход

5 четвертого элемента И соединен с

вторым входом седьмой группы элементов И и четвертым входом первого элемента ИЛИ, выход шестой группы элементов И соединен с вторым вхо0 дом второй группы элементов ИЛИ, выход пятого элемента И -г с вторым входом третьего элемента ИЛИ, выход которого подключен к второму входу третьей группы элементов И, а также

c к первым выходам первого элемента ИЛИ и регистра операций. Выход блока памяти соединен с первым и третьим входами пятой группы элементов И и второй группы элементов ИЛИ соответственно, выход седьмой грлппы элементов и соединен с информационным входом блока памяти и четвертым входом второй группы элементов ИЛИ, а выход выходного регистра с первым входом девятой группы элементов И, выход которой подключен к первому информсщионному выходу устройства, выход регистра операций соединен с первым входом девятой группы элементов И, выход которого подключен к второму информационному выходу устроства, кроме, этого, вторые входы восьмой и девятой групп элемента И подключены к второму входу устройства 2 . . Однако в устройстве не производит ся минимизация количества снимаелвлх с решения задач и выcвo6oждae шx при этом ресурсов памяти для обслуживания приоритетных запросов. Следовательно устройство не использует имеющиеся возможности по эффективной загрузке ЭВМ, не обеспечивает минимального времени постановки запроса на обслуживание, т.е. обладает ограниченными функциональными возможноетями. I Цель изобретения - повышение про-изводительности устройства. Поставленная цель достигается тем, что а устройство управления пре рыванием программ, содержавшее сумматор, блок памяти, пять блоков элементов И, блок элементов И-НЕ, четыре регистра, три элемента ИЛИ, три элемента И, причем выход блока элементов И-НЕ соединен с первым входом сумматора, выход суммы и знаковый выход которого подключены к первому и второму входам первого блока элe teнтoв И соответственно, выход которого подключен к входу первого регистра, первый вход блока элементов И-НЕ подключен к выходу второго блока элементов И, первый вход которого подключен к второму выходу второго регистра, первые входы третьего и четвертого блоков элементов И подключены к выходам первого и второго элементовИ соответственно, второй вход третьего блока элементов И под ключей к первому выходу четвертого per icTpa, введены пятый регистр,два элемента НЕ и три схемы сравнения, причем второй вход блока элементов Н является запросным входом устройства, второй и третий входы сумматор Подключены к выходам первого регистра и третьего блока элементов И соот ветственно, знаковый выход сумматора подключен к выходу прерывания устройства, признаковый выход сумматора подключен к первому входу первого элемента ИЛИ и управляющему входу первой схемы сравнения,первый вход которой подключен к выходу суммы сумматора, а второй вход - к первому выходу третьего регистра, который также подключен к первым входам второй и третьей схемы сравнения, первый и второй выходы несравнения первой схемы сравнения подключены соответственно к управляющему входу второй схемы сравнения и первому входу третьего элемента И, выход которого является управлякяцим входом третьей схемы сравнения, второй вход которой подключен к первому выходу четвертого регистра, а первый выход - к такто- , вому входу четвертого регистра и второму входу первого элемента ИЛИ, третий вход которого подключен к первому выходу несравнения второй cxeNM сравнения, четвертый вход первого элемента ИЛИ подключен к управляющему входу устройства и входу сброса четвертого регистра, выход первого элемента ИЛИ является считывающим входом блока памяти, информационйый выход которого подключен к входу третьего регистра, управляющий вход устройства подключен к входу записи блока памяти, выход пятого регистра соединен с информационным входом блока памяти и является информационным выходом устройства, 1ПЯТЫЙ и шестой входы первого элемента ИЛИ соединены с вторыми выходами несравнения второй и третьей схем сравнения, второй выход четвертого регистра соединен с первым входом пятого блока элементов И, выход которого соединен с первым входом пятого регистра, второй вход которого соединен с выходом четвертого блока элементов И, второй вход которого соединен ,с вторым выходом второ - го регистра и с входом второго элемента ИЛИ,выход которого соединен с первым входом второго элемента И и через элемент НЕ с первым входом первого элемента И и с вторым входом третьего элемента И,выходы первого и второго элементов И подключены соответственно к вторым входам пятого и второго блоков элементов И, информационные входы второго и четвертого регистров соединены с вторым выходом третьего регистра и с входом третьего элемента ИЛИ, выход которого через элемент НЕ соединен с вторыми входами первого и второго элементов И и с сигнальным выходом устройства, тактовый вход второго регистра соединен с вторым выходом второй схемы сравнения. На чертеже представлена структурная схема устройства. Предлагаемое устройство содержит блок 1 элементов НЕ, регистр 2, сумматор 3, блоки 4-6 элементов И, схему 7 сравнения, регистр 8,схемы 9 и 10 сравнения, элемент И 11, элемент НЕ 12, элемент ИЛИ 13, блок 14 элементов И, регистр 15, регистр 16. блок 17 элементов И, элемент ИЛИ 1 элемент НЕ 19, элемент ИЛИ 20, регистр 21, блок 22 памяти, элементы И 23 и 24, информационный вход 25 устройства, управляющий вход 26 устройства, выход 27 прерывания уст роства, информационный выход 28 уст ройства, сигнальный выход 29 устрой ства. В блоке 22 памяти с помощью oneрационной системы хранится и обновляется таблица ха{ актеристик, решаю щихся в ЭВМ задач, в число которых входят номера задач и выделенные дл них ресурсы памяти. При поступлени приоритетного запроса требуемые ре сурсы которого превышают имеющиеся в системе свободные ресурсы, производится поиск эадач-каидидатов на упрятывание (снятие с решения с освобождением занятых ресурсов) тат КИМ образом, что их количество оказывается минимальным. Поиск задачи для упрятывания ведется путем просмотра всей таблицы и выбора задачи с минимальными ресурсами. Если же такой задачи не находится, то упряты вс1ется задача с максимальными ресур сами и поиск продолжается. Устройство работает следующим об разом. По информационному входу 25 устройства в сумматор 3 вводится обрат ный КОД: Tpe6ye ix ресурсов запроса, который складывается в сумматоре 3 с кодом свободных ресурсов, поступи шим-с регистра 2. Если свободных ресурсов достаточно для п.оступившег запроса, то на первом выходе суммато ра,соответствующем знаку плюс результата, появится сигнал,который . разрешает передачу результата сумми рования на регистр 2 свободных ресур сов и извещает систему через выхоя 27 об окончании работы устройства, т.е. прерывает систему, которая начинает обслуживание пришедшего, запроса. При недостатке свободных ресурсо появляется сигнал на втором выходе сумматора 3, который через элемент ИЛИ 18 считывает очередную ячейку из блока 22 памяти на регистр 21, а также разрешает сравнить в схеме результат суммирования и код, храня щийся в старших разрядах регистра 2 Если ресурсов очередной задачи достаточно, то на первом входе схемы 7 срав.нения появляется сигнал, который разрешает сравнить содержимое регистра старших разрядов регист ра 2 1 очередной задачи и регистра 8 Если ресурсы у очередной задачи (регистр 21) окажутся меньше,чем у минимальной из предьщущих (регистр 8 то сигн.ал с первого выхода схемы 9 разрешает прием содержимого регист ра 21 в регистр. 8. Он же через элемент ИЛИ 18 поступает на вход чтения блока 22 памяти. Появление сигнала на втором выходе схемы 9 сравнения говорит о том, что код ресурсов очередной задачи оказывается больше, чем код ресурсов в регистре 8 и поэтЬму производите чтение параметров следующей задачи из блока памяти. При появлении сигнала на втором выходе схемы 7 ипри отсутствии номера максимальной задачи в регистре 8, о чем говорит сигнал на выходе элемента НЕ 12, инициируется процесс сравнения кода ресурса в регистре 15 и кода ресурса в регистре 21, что осуществляется схемой 10 сравнения. ЕСЛИ код ресурсов регистра 15 меньше, что .определяется наличием сигнала на первом выходе схемы 10 сравнения, то осуществляется пересылка кода параметров очередной задачи «3 регистра 21 в регистр 15. Сигнал с первого выхода схемы 10 сравнения также поступает на вход элемента ИЛИ 18 для считывания очередной ячейки из блока 22 памяти. Это происходит и при наличии сигнала на втором выходе схемы 10. В этом случае содержимое регистра 15 остается неизменным. Просмотр ячеек памяти продолжается до тех пор, пока на регистр 21 -не считывается нулевой код, что означает окончание просмотра характеристик всех решающихся в системе задач. При этом на выходе элемента НЕ 19 появляется единичный сигнал, который поступает на входы элементов И 23 и 24. Если среди рассмотренных задач не окажется ни одной задачи, ресурсов которой хватило бы для обслуживания поступившего запроса,то в регистре 8 имеется нулевой код и при этом единичный сигнал с выхода элемента НЕ 12 позволяет сработать элементу И 23. Сигнал с его выхода разрешает передачу максимального кода jpecypca из регистра 15 на сумматор 3, который складывается с предыдущим результатом. Выходной сигнал с элемента И 23 также разрешает пере.дачу содержимого регистра 15 на регистр 16 через блок 17 элементов И. При этом на выходе 29 появляется сигнал, по которому система производит упрятывание выбранной задачи. После упрятывания исключается строка характеристик упрятанной задачи из блока памяти по выходному сигналу из регистра 16 и управляющему сигналу, который также обнуляет регистр 15, а затем через схему ИЛИ 18 производит считывание очередной ячейки из блока памяти, т.е. начинает очередной просмотр оставшихся в решении задач.