Устройство для передачи и приема данных Советский патент 1984 года по МПК H04L25/38 

режимами работы, пятый вход которого соединен с выходом второго переключателя и с третьим входом блока преобразования код - информация, четвертый вход которого соединен с седьмым выходом дешифратора, восьмой выход которого соединен с вторым входом блока управления частотой, третий вход которого соединен с вторым входом счетчика цикла и с девятью выходом дешифратора, десятьп в,1ход которого соединен с четвертым входом блока управления частотой, пятый вход которого соединен с первым выходом блока преобразования код информация, второй выход которого соединен с девятым входом дешифратора и с пятьм входом блока контроля, шестой вход которого, соединен с одиннадцатым выходом дешифратора, двенадцатый выход которого соединен с шестым входом блока управления режимами работы, седьмой вход которого соединен с десятым входом деш-гфратора, тринадцатьп1 выход которого Соединен с первым входом второго пере1члючателя, второй вход которого соединен с седьмым выходом блока управления ренсимами работы, причем первый вход третьего переключателя соединен с пятым входом блока преобразования код - информация и с вькодом блока преобразования информация - код, третий вход которого соединен с дополнительным выходом сдвигового регистра, третий вход которого соединен с третьим выходом блока управления приемо-передачей, четвертьй выход которого соединен с третьим входом блока контроля четности, выход которого соединен с одиннадцатым входом дешифратора и седьмт м входом блока контролЯэ восьмой вход которого соединен с первым входом сдвигового регистра и с третьим выходом блока преобразования код - информация, шестой вход которого соединен с четырнадцатым выходом дешифратора, пятнадцатый выход которого соединен с третьим входок счетчика цикла, вг гходы которого подключены к соответствуюиим входам дешифратора, шестнадцатый выход которого соединен с управляющим входом блока формирования контрольного кода, соответствуюш 1е входы которого соединены с соответствующими выходами блока входных переключателей, соответствующие входы которого соединены

10

4 с рь ходами буферного регистра и с

соответствуюш 1ми входами регистра управления, управляющие выходы которого подключены к управляющим входам блока входных переключателей, соответствующие выходы блока формирования контрольного кода подключены к соответствую1цим входам регистра сдвига, четвертый вход которого соединен с пятым выходом блока управления приемо-передачей, седьмой вход блока преобразования код - информация соединен с выходом третьего переключателя, второй вход которого соединен с семнадцатым выходом деиифратора.

2.Устройство по п. 1, о т л и ч а КЗ щ е е с я тем, что каждый переключатель содержит два усилителя, ключевой элемент, элемент И и элемент НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого усилителя, вход которого соединен

с первым входом ключевого элемента, второй вход которого соединен с выходом второго усилителя, а управляющий вхо/д ключевого элемента соединен с входом элемента НЕ, причем вход первого усилителя, вход второго усилителя и вход элемента НЕ являются входами переключателя, выходом которого является выход элемента И.

3.Устройство по п. t, отличающееся тем, что блок управления частотой содержит три элемента НЕ, два элемента И-НЕ, элемент ИЛИ, два элемента 2И-ИЛИ-НЕ, триггер, элемент И и счетчик, выходы которого подгслючены к соответствующим входам первого элемента 2И-ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с входом первого элемента НЕ, выход которого соединен

с первым входом счетчика, второй вход которого соединен с выходом второго элемента НЕ, вход которого соединен с первым входом триггера второй вход которого соединен с выходом элемента И, первый вход которого соединен с выходом второго элемента И-НЕ, первьй вход которого соединен с выходом первого элемента И-НЕ и с первым входом элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента И-НЕ, с выходом триггера и с первым входом второго элемента 2И-ИПИНЕ, второй вход которого соединен с

выходом третьего элемента НЕ. вход которого соединен с третьим входом второго элемента 2И-ИЛИ-НЕ, выход элемента ИЛИ подключен к второму входу элемента И, причем вход второго элемента НЕ, вход первого элемента НЕ, третий вход триггера, вход третьего элемента НЕ и четвертый вход второго: элемента 2И-ИЛИ-НЕ являются соответственно первым, вторым, третьим, четвертым и пятым входами блока управления частотой, выходом которого является выход второго элемента 2И-ИЛИ-НЕ.

4. Устройство по п. 1, отличающееся тем, что блок преобразования код - информация содержит два элемента 2И-ИЯИ, восемь элементов НЕ, семь триггеров, пять элементов И, два элемента И-НЕ, шесть элементов ИЛИ, четыре элемента ИЛИ-НЕ, счетчик и элемент 4И-ИЛИНЕ, выход которого соединен с первым входом счетчика, второй вход которого соединен с первым входом первого элемента И и с выходом первого элемента НЕ, вход которого соединен с первыми входами первого и второго элементов И-НЕ и с выходом первого элемента ИЛИ-НЕ, первый вход которого соединен с выходом второго элемента Ш1И-НЕ, с первыми входами третьего и четвертого элементов ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом первого триггера, второй вход которого соединен с первым выходом второго триггера и с вторым входом третьего элемента ИЛИ-НЕ, третий вход которого соединен с выходом первого элемента 2И-ИЛИ, с первым входом третьего триггера и с входом третьего элемента НЕ, выход которого соединен с первым входом четвертого триггера -и с вторым входом четвертого элемента ИЛИ-НЕ, третий вход которого соединен с первым входом пятого триггера, с первым выходом первого триггера и с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с первым выходом счетчика и с первым входом четвертого элемента И, второй вход которого соединен с вторым выходом счетчика, тре1

04

тйй выход которого соединен с первым входом шестого триггера и с первым входом пятого элемента И, второй вход которого соединен с вторым выходом первого триггера и с вторым входом пятого триггера, первый выход которого соединен с четвертым входом четвертого элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, с первым входом второго элемента ИЛИ и с вторым входом первого элемента И, третий вход которого соединен с выходом первого элемента И-НЕ, с вторым входом второго элемента И-НЕ, с первым и вторым входами элемента 4И-ИЛИНЕ и с входом четвертого элемента НЕ, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом пятого элемента НЕ и с третьим и четвер тым входами элемента 4И-ИЛИ-НЕ, пятый и шестой входы которого соединены с входом пятого элемента НЕ и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента НЕ, вход которого соединен с выходом второго элемента И-НЕ, с седьмым и восьмым входами элемента 4И-ИЛИ-НЕ, с вторым входом первого элемента И-НЕ и с четвертым входом первого элемента И, выход которого соединен с первым входом пятого элемента ИЛИ, выход которого соединен с первым входом второго триггера второй вход которого соединен с выходом четвертого элемента И, с вторым входом второго элемента И и с третьим входом пятого триггера, второй выход которого соединен с первым входом шестого элемента ШШ, второй вход которого соединен с первым выходом четвертого триггера, второй выход которого соединен с первым входом второго элемента ШВ-1-НЕ и с первым входом седьмого триггера, второй вход которого соединен с вторым входом второго элемента ИЛИ-НЕ и с первым выходом третьего триггера, Лорой выход которого соединен с вторым входом четвертого триггера, третий вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с. вторым входом третьего триггера и с выходом первого элемента ИЛИ, третий вход которого соединен с вторым входом пятого элемента ИЛИ и с вторым входом шестого триггера, выход которого соединен с вторым входом третьего элемента И, первый вход первого элемента 2И-ИЛИ соединен с выходом седьмого элемента НЕ, вход которого соединен с вторым входом первого элемента 2И-ИЛИ, выход седьмого триггера подключен к первому входу второго элемента 2И-ИЛИ, второй вход которого соединен с выходом восьмого элемента НЕ, вход которого соединен с третьим входом второго элеэлемента 2И-ИЛИ, выход пятого элемента И подключен к четвертому входу первого элемента ИЛИ, пятый вход которого соединен с выходом третьего элемента ИЛИ-НЕ, выход четвертого элемента ИЛИ соединен с третьим входом второго элемента И-НЕ, выход третего элемента ИЛИ подключен к третьему входу первого элемента И-НЕ, выход шестого элемента ИЛИ соединен с третьим входом третьего триггера, причем вход пятого элемента НЕ, вход восьмого элемента НЕ, четвертый вход второго элемента 2И-ИЛИ, второй вход пятого элемента ИЛИ, третий, второй и четвертый входы первого элемента 2И-ИЛИ являются соответственно первым, вторым, третьим., четвертым, пятым, шестым и седьмым входами блока преобразования код - информация, первым, вторым и третьим выходами которого -являются соответственно выход второго элемента ИЛИ-НЕ, выход шестого триггера и выход второго элемента 2И-ИЛИ.

5. Устройство по п. 1, отличающееся тем, что регистр управления содержит блок элементов И, блок элементов ИЛИ, блок элементов НЕ, первый и второй блоки элементов ИЛИ-НЕ, регистр, два элемента НЕ, элемент ИЛИ, элемент ИЛИ-НЕ триггер и элемент И, выход которого соединен с входом регистра, выходы которого соединены с первыми входами блока элементов И, выходы которого соединены с первыми входами блока элементов ИЛИ, выходы которого соединены с первыми входами первого блока элементов ИЛИ-НЕ и с входами блока элементов НЕ, выходы которого соединены с первыми входами второго блока элементов ИЛИ-НЕ, вторые входы которого соединены с вторыми входами первого блока элементов ИЛИ-НЕ и с первым входом элемента И, выход первого элемента НЕ,соединен с вторыми входами блока элементов И, с

первым входом элемента ИЛИ-НЕ и с первым входом элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к вторым входам блока -элементов ИЛИ выход второго элемента НЕ соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом триггера, причем второй вход элемента ИЛИ, вход второго элемента НЕ, первый вход элемента И, вход первого элемента НЕ, второй вход элемента И и соответствующие входы регистра являются соответственно первым,-вторым, третьим, четвертым, пятым и соответствующими входами регистра управления, управляющими выходами которого являются выходы первого и второго блоков элементов ИЛИ-НЕ.

6. Устройство по п.

отличающееся тем, что блок преобразования информация - код содержит элемент И, элемент ИЛИ, элемент И-НЕ и триггер, первый вход которого соединен с выходом элемента И, первый вход которого соединен с выходом элемента И-НЕ, входы которого соединены с соотве ствующими входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, причем второй вход триггера и входы элемента ИЛИ являются соответственно первым, вторым и третьим входами блока преобразования информация - код, выходом которого является вьгход триггера.

7. Устройство по П-. 1, о т л и ч а, ю щ е е с я тем, что дешифратор содержит элемент ЗИ-ИЛИ, два элемента 4И-Ш1И, два элемента 2И-ИЛИ, девять элементов ИЛИ, двенадцать элементов И, элемент ИЛИ-НЕ, два элемента НЕ, четыре триггера и элемент дешифрации, первый выход которого соединен с первым входом первого триггера, второй вход которого соединен с первым входом первого элемента первым входом второго элемента И и с первым входом второго триггера, второй вход которого соединен с выходом первого элемента ИЛИ и с первьм входом третьего триггера, выход которого соединен с первым входом третьего элемента И,второй вход которого соединен с вторым входом третьего триггера, с первым входом первого элемента 4И-ИЛИ, с

первым входом первогоэлемента 2И-Ш с первым входом второго элемента 2И-ИЛИ, с первым входом второго элемента. 4И-ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента 4И-ИЛИ, с вторым входом второго элемента 4И-ИЛИ, с первым входом третьего элемента ИЛИ с первым входом четвертого элемента И, с первым входом пятого элемента И, с первым входом шестого элемента И, с первым входом седьмого элемента И и с первым .входом росъмого элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с первым входом первого элемента ИЛИ и с выходом девятого элемента И, первый вход которого соединен с третьим и с четвертым входами первого элемента 4И-ИЛИ и с вторым выходом элемента дешифрации, третий выход которого соединен с первым входом элемента ЗИ-ИЛИ и с вторым и третьим входами второго элемента 2И-ИЛИ, четвертьй вход которого соединен с первым входом пятого элемента ИЛИ, с вторым входом седьмого элемента И, с пятым и шестым входами первого элемента 4И-ИЛИ с третьим и четвертым входами второго элемента 4И-ИЛИ, с входом первого элемента НЕ и с вторым входом элемента ЗИ-ИЛИ, третий и четвертый входы которого соединены с четвертым выходом элемента дешифрации, пятьш выход которого соединен с пятым входом второго элемента 4И-ИЛИ, шестой вход которого соединен с выходом первого элемента НЕ, с пятым вхдом элемента ЗИ-ИЛИ и с седьмым входом первого элемента 4И-ИЛИ, восьмой вход которого соединен с седьмым входом второго элемента 4И-Ш1И, с выходом второго элемента ИЛИ, с шестым и седьмым входами элемента ЗИ-ИПИ и с первым входом элемента ИЛИ-НЕ, - второй вход которого соеди ней с вторым входом девятого элемента И с первым входом шестого элемента ИЛИ, второй вход которого соединен с первым входом десятого элемента И и с выходом элемента ЗИ-ИЛИ, восьмой вход которого соединен с пятым входом второго элемента 2И-Ш1И, с вторым входом пятого элемента ИЛИ, с девятым входом первого элемента 4И-ИЛИ, с восьмым

04

входом второго элемента 4И-ИЛИ, с вторым входом третьего элемента ИЛИ, с третьим входом элемента ИЛИ-НЕ, с вторым входом пятого элемента И-НЕ , и с вторым входом первого элемента 2И-ИЛИ, третий и четвертый входы которого соединены с выходом второго элемента И и с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом восьмого элемента ИЛИ, первьй вход которого соединен с выходом седьмого элемента И, шестой выход элемента дешифрации соединен с девятым входом второго элемента 4И-ИЛИ и с десятым входом первого

элемента 4И-ИЛИ, одиннадцатьш вход которого соединен с седьмым выходом . элемента де1ш.1фрации и с десятым и одиннадцаты п1 входа т второго элемента 4И-ИЛИ, выход первого элемента 4И-Ш1И соединен с вторым входом первого элемента ИЛИ, второй вход четвертого элемента И соединен с первым и вторым входами четвертого триггера и с первь& входом одиннадцатого элемента И, второй вход которого соединен с первым выходом четвертого триггера, третий вход кото рого соединен с вторым входом десятого элемента И, третий вход которого соединен с выходом третьего элемента ИЛИ, выход первого триггера соединен с вторым входом первого элемента И, вьксод которого соединен с первым входом девятого элемента НИИ, второй вход которого соединен с выходом двенадцатого элемента И,/первый вход которого соединен с выходом пятого элемента ИДИ, выход седьмого элемента ИЛИ соединен с третьим входом девятого элемента ИЛИ, выход элемента ИЛИ-НЕ соединен с третьим входом первого, триггера и с входом второго элемента НЕ, выход которого соединен с вторым входом шес-того элемента И, выход второго триггере соединен с вторым входом второго элемента И, причем третий вход седьмого элемента И, первьй вход второго элемента И, второй вход второго элемента ИЛИ, второй вход третьего элемента И, второй вход пятого элемента ИЛИ, первый вход шестого элемента ИЛИ, третий вход четвертого триггера, вход первого элемента ИЕ, второй вход четвертого элемента И, второй вход восьмого элемента ИЛИ и второй вход восьмого элемента И являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмы восьмым, девятым, десятым и одиннадцатым входами дешифратора, соответствующими входами которого являются входы элемента депмфрации, а выход четвертого элемента ИЛИ, выход шестого элемента ИЛИ, выход десятого элемента И, второго элемента 4И1-ШИ, выход восьмого элемента ИЛИ, выход первого элемента 2И-И.Г1И, выход седьмого элемента ИЛИ, выход второго элемента 2И-ИЛИ, выход элемента ИЛИ-НЕ, выход четвертого элемента . И, выход четвертого триггера, выход второго элемента И, выход первого элемента 4И-ИЛИ, выход шестого элемента И, выход девятого элемента 1ШИ и выход пятого элемента И являются соотгзетственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым , девятым, десятым, одиннадцатым, двенадцатым, тринадцатым, четырнадцатым, пятнадцатым и шестнадцатым выходами дешифратора.

8..Устройство по п. 1, отличающееся тем, что, блок формирования контрольного кода содер лшт блок элементов И, блок элементов ИЛИ и элемент НЕ, выход которого соединен с первыми входами блока элементов И, вход элемента НЕ соединен с первыми входами блока элементов ИЛИ, npvraeM вход элемента НЕ и вторые входы блоков элементов И и элементов ИЛИ являются соответственно управляющим и cooтвeтcтвyюIUИ ш входами блока формирования контрольного кода, выходами которого являются выходы блоков элементов И и элементов ИЛИ,

9,Устройство по п. 1, отличаю рд 6 е.с я тем, что, блок управления режимами работы содержит два элемента НЕ, двенадцать элементов И, три элемента ИЛИ, двенадцать триггеров и счетчик, выходы которого соединены с входами первого элемента И, выход которого соединен с первым входом первого триггера, второй вход которого соединен с первым входом второго триггера и с выходом первого элемента МИ, первый вход которого соединен с первым входом второго элемента ИЛИ, с первыми входами третьего, четвертого, пятого шестого, седьмого и восьмого триггеpoSjC первым входом второго элемента И и с первым входом третьего элемента И, второй вход которого через

1

04 первый элемент НЕ соединен с вторым

входом второго элемента И, выход которого соединен с первь м входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, с первым входом девятого триггера и с первым входом десятого триггера, второй вход которого соединен с вторым входом девя-того триггера и с выходом пятого элемента И, первый вход которого соедииен с выходом второго элемента НЕ, вход которого соединен с первым входом шестого элемента И, второй вход которого соединен с вторым входом пятого элемента И и с первым выходом пятого триггера, второй вход которого соединен с вторым входом шестого триггера, третий вход которого соеди Heii с выходом четвертого триггера, второй вход которого соединен с вторым входом третьего триггера, с первым входом одиннадцатого триггера и с выходом седьмого элемента,И, первый вход которого соединен с первым выходом первого триггера и с вторым входом второго элемента I-fflM, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом восьмого элемента И, первый вход которого соединен с первым выходом второго триггера, второй -- выход которого соединен с первыми входами девятого, десятого и одиннадцатого элементов И, вторые входы девятого и десятого элементов И подключены к выходу двенадцатого элемеЕ{та И, первый вход которого соединен с первым выходом седьмого триггера и с вторь м входом восьмого триггера, первый выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом первого элемента ИЛИ, с втрым входом седьмого триггера и с третьим входом восьмого триггера, второй выход которого соединен с вторым входом одиннадцатого элемента И, второй выход первого триггера соединен с вторым и с третьим входами одиннадцатого триггера, выход которого по ключен к третьему входу третьего триггера, первый и второй выходы которого подключены соответственно к третьему входу четвертого триггера и к третьему входу пятого триггера, третий вход девятого элемента И соединен с выходом десятого триггера и с третьим входом девятого триггеpa, четвертый вход которого соединен с выходом шестого элемента И и с третьим входом десятого триггера, четвертый вход которого соединен с выходом девятого триггера и с третьим входом десятого элемента И, выход третьего элемента И соединен с первы входом двенадцатого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, второй выход седьмого триггера подключен к третьему входу седьмого триггера, выход двенадцатого триггера соединен с вторым входом двенадцатого элемента И, причем второй вход седьмого элемента И, второй вход третьего элемента И, вход второго элемента НЕ, второй вход пятого триггера, второй вход первого элемента ИЛИ и первый вход второго элемента ИЛИ являются соответственно первым, вторым, третьим, четвертым, пятым, шестым и седьмым входами блока управления режимами работы, первым, вторым, третьим, четвертым, пятым, шестым и седьмым выходами которого являются соответственно выход десятого элемента И, выход девятого элемента И, выход одиннадцатого элемента И, первый выход первого триггера, выход шестого триггера, второй выход пятого триггера и второй выход первого триггера.

10, Устройство по п. 1, отличающееся тем, что блок контроля содержит два элемента ИЛИ, два элемергта И, восемь триггеров и два счетчика, выходы которыгг подключены соответственно к первому и второму входам первого элемента ИЛИ, третий вход которого соединен с выходом первого триггера, первый

вход которого соединен с выходом второго триггера, второй вход которого соединен с выходом восьмого триггера, первый вход которого соеди нен с выходом второго элемента Ш1И, первый вход которого соединен с первым выходом четвертого триггера, второй выход которого соединен с первым входом четвертого триггера, второй вход которого соединен с выходом первого элемента И и с вторым входом третьего триггера, третий вход которого соединен с вторьп ш входами первго и второго триггеров, с первым: входами пятого, шестого и седьмого триггеров и с первым входом первого счетчика, второй вход которого соединен с вторым входом пятого триггера, выход которого соединен с вторым входом шестого триггера, вь0сод которого соединен с четвертым входом первого элемента ИЛИ, пятый вход которого соединен с выходом седьмого триггера, второй вход которого соединен с выходом восьмого триггера, первый вход которого соединен с первым входом второго элемента И, выход которого подключен к первому .входу второго счетчика, второй вход которого соединен с первым входом первого элемента И, второй вход восьмого триггера соединен с третьим входом четвертого триггера, причем второй вход -второго элемента И, первьй вход восьмого триггера, первьп вход первого счетчика, пе.рвый вход первог элемента И, второй вход первого счетчика и второй вход второго элемента И являются соответстверпю первым, вторым, третьим, четвертым, пяты,, (шестым, седьмым и восьмьгл входам блока контроля, выходом которого является выход, второго счетчика.

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДАННЫХ, содержащее блок формирования контрольного сигнала четности, который соединен со сдвиговым регистром, первый вход которого, соединен с первым входом блока контроля четности, второй вход которого соединен с первым выходом блока управления приемо-передачей, второй выход которого соединен с вторым входом сдвигового регистра, соответствую щие выходы которого соединены с соответствующими входами буферного регистра, отличающееся тем, что, с целью повышения достоверности, в него введены блок управления режимами работы, счётчик циклов, дешифратор, блок преобразования код информация, блок преобразования информация - код, три переключателя, блок управления частотой, блок формирования контрольного кода, блок входных переключателей, регистр управления и блок контроля, выход которого соединен с первым входом дешифратора, второй вход которого соединен с первым входом блока управления режимами работы, с первым входом блока управления частотой, с первым входом блока преобразования код информация, с первым входом блока преобразования информация - код и. с первым входом блока контроля, второй вход которого соединен с первым входом регистра управления,; с первым входом первого переключателя, с первым выходом блока управления режимами работы и с третьим входом депшфратора, четвертый вход которого соединен с вторым входом регистра управления и с вторым выходом блока управления режимами работы, третий выход которого соединен с третьим входом блока контроля и с пятым входом дешифратора, шестой вход которого соединен с вторым входом блока преобразования код-информация, с третьим входом регистра управления и с четвертым ВЫХОДОМ блока управления режимами работы, пятый выход которого соединен с четвертым входом регистра управления, пятый вход которого соединен с управляющим входом буферного регистра и с первым выходом дешифратора, второй, третий, четвертьй, пятьш и шестой выходы которого ) ключены к cooтвeтcтвyioщIiм входам бло00 ка управления приемо-передачей, управляющий вход которого соединен с о вторым входом блока преобразования информация - код, с выходом блока управления частотой, с первым вхо-о . дом счетчика цикла, с вторым входом блока управления режимами работы, с четвертым входом блока контроля и с седьмым входом дешифратора, восьмой вход которого соединен с третьим входом блока управления режимами работы, шестой выход которого соединен с вторым входом первого переключателя, выход которого соединен с четвертым входом блока управления

1

Изобретение относится к технике связи и может быть использовано в вычислительных системах для передачи информации по каналам связи

Известно устройство для передачи информации, содержащее сдвиговый регистр, входы которого соединены с магистралью данных , а выход сдвигового регистра подключен к линии связи, счетчик циклов, соединенный с блоком управления, cooтвeтcтвyюш й выход которого соединен с соответствующим входом регистра сдвига 1J. 3 Однако это устройство отличается низкой помехозап ищенностью. Наиболее близким по технической сущности к изобретению является уст ройство для передачи и приема данны содержащее блок формирования контрольного сигнала четкости, который соединен со сдвиговым регистром, пе вый вход которого соединен с первым входом блока контроля четности, вто рой вход которого соединен с первым выходом блока управления приемопередачей, второй выход которого соединен с вторым входом сдвиговог регистра, соответствующие выходы которого соединены с соответствующими входами буферного регистра. Недостатком этого устройства является низкая достоверность переда чи данных. Цель изобретения - повышение достоверности Цель достигается тем ЧТО в устро ство для передачи и приема данных, содержащее блок формирования контрольного сигнала четности, который соединен со сдвиговым регистромj первый вход которого соединен с первым входом блока контроля четности второй вход которого соединен с первым выходом блока управления приемопередачей, второй выход которого соединен со вт, рым входом сдвигового регистра, соотвь-тётвующие выходы которого соединены с соответствующим входами буферного регистра, введены блок управления режимами работы, сче чик циклов, дешифратор, блок преобразования код - информация, блок преобразования информация код, три переключателя, блок управления часто той, блок формирования контрольного кода, блок входных переключателей, регистр управления и блок контроля, выход которого соединен с первым вхо дом дешифратора, второй вход которо соединен с первым входом блока управления режимами работы, с первым входом блока управления частотой, с первым входом блока преобразования код - информагдия, с первым входом блока преобразования информация - ко и с первым входом блока контроля, вт рой вход которого соединен с первым входом регистра управления, с первым входом первого переключателя, с первым выходом блока управлеютя режимами работы и с третьим входом дешифратора, четвертый вход которого 4 соединен с вторым входом регистра управления и с вторым выходом блока управления режимами работы, третий выход которого соединен с третьим входом блока контроля и с пятым входом дешифратора, шестой вход которого соединен с вторым входом блока преобразования код - информация, с третьим входом регистра управления и с четвертым выходом блока управления режимами работы, пятый выход которого соединен с четвертым входом регистра управления, пятый вход которого соединен с управляющим входом буферного регистра и с первым выходом дешифратора, второй, третий, четвертый, пятый и шестой выходы, которого подключены к соответствующим входам блока управления приемо-передачей, управляю11№1й вход которого соединен с вторым входом блока преобразования информация - код, с выходом блока управления частотой, с первым входом счетчика цикла, с вторым входом блока управления режимами работы, с четвертым входом блока контроля и с седьмым входом дешифратора, восьмой вход которого соединен с третьим входом блока управления режимами работы, шестой выход которого соеди ( нен с вторым входом первого переключателя, выход которого соединен с четвертым входом блока управления режимами работы« пятый вход которого соединен с выходом второго переключателя и с третьим входом блока преобразования код - информация, четвертый вход которого соединен с седьмым выходом дешифратора, восьмой выход которого соединен с вторым входом блока управления частотой, третий вход которого соединен с вторым входом счетчика цикла и с девятым выходом дешифратора, десятый выход которого соединен с четвертым входом блока управления частотой, пятый вход которого соединен .с первым выходом блока преобразования код - информация, второй выход которого соединен с девятым входом дешифратора и с пятым входом блока контроля, шестой вход, которого соединен с одиннадцатым выходом дешифратора, двенадцатый выход которого соединен с шестым входом блока управления peжимa ш работы, седьмой вход которого соединен с десятым входом дешифратора, тринадцатый выход которого соединен с первым входом второго переключателя, второй вход которого соединен с седьмым выходом блока управления режимами работы, причем первый вход третьего переключателя соединен с пятым входо блока преобразования код - информа ция и с выходом блока преобразования информация - код, третий вход которо го соединен с дополнительным выходом сдвигового регистра, третий вход которого соединен с третьим выходом блока управления приемо-передачей, четвертый выход которого соединен с третьим входом блока контроля четнос ти, выход которого соединен с одиннадцатым входом дешифратора и с седь мым входом блока контроля, восьмой вход которого соединен с первым вход сдвигового регистра и с третьим выходом блока пре15бразования код - информация, шестой вход которого соеди нен с четырнадцатым выходом дешифратора, пятнадцатый выход которого соединен с третьим входом счетчика цикла, выходы которого подключены к соответствующим входам дешифратора, шестнадцатый выход которого соединен с управляющим входом блока формирования контрольного кода, соответствующие входы которого соединены с 00 ответствующими выходами блока входны переключателей, соответствуюц ие вход которого соединены с выходами буферного регистра и с соответствующими входами регистра управления, управляющие выходы которого подключены к управляющим входам блока входных переключателей, соответствующие выходы блока формирования контрольного кода подключены к соответствующим входам регистра сдвига, четвертый вход кото рого соединен с пятым выходом блока управления приемо-передачей, седьмой вход блока преобразования код - информация соединен с выходом третьего переключателя, второй вход которого соединен с семнадцатым выходом дешиф ратора. Каждый переключатель содержит два усилителя, ключевой элемент, элемент И и элемент НЕ, выход которо го соединен с первым входом элемента И, второй вход которого соединен с выходом первого усилителя, вход которого соединен с первым входом ключевого элемента, второй вход кото рого соединен с выходом второго усилителя, а управляющий вход ключевого элемента соединен с входом элемента НЕ, причем вход первого усилителя, вход второго усилителя и вход элемента НЕ, являются входами переключателя, выходом которого - является выход элемента И. Блок управления частотой содержит три элемента НЕ, два элемента И-НЕ, элемент ИЛИ. два элемента 2И-ИЛИ-НЕ, триггер, элемент И и счетчик, выход которого подключен к соответствующим входам первого элемента 2И-НЛИ-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом второго, элемента НЕ, вход которого соединен с первым входом триггера, второй вход которого соединен с выходом элемента Иу первый вход которого соединен с выходом второго элемента И-НЕ, первый вход которого соединен с выходом первого элемента И-ИЕ и с первым входом элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента И-НЕ, с вьгходом триггера и с первым- входом второго элемента 2И-ИЛИ-НЕ, второй вход которого соединен с выходом третьего элемента НЕ, вход которого соединен с третьим входом второго элемента 2И-ИЛИ-НЕ, -выход элемента ИЛИ подключен к второму входу элемента И, причем вход второго элемента НЕ, вход первого элемента НЕ, третий вход триггераJвход третьего элемента НЕ и четвертый вход второго элемента 2И-ИЛИ-НЕ являются соответственно первым, вторым, третьим, четвертым .и пятым входам- блока управления частотой, выходом которого является выход второго элемента 2И-Ш1И-НЕ. Блок преобразования код - информация содержит два элемента , восемь элементов-НЕ, семь триггеров, пять элементов И, два элемента И-НЕ, шесть элементов ШШ, четьфе элемента ИЛИ-НЕ, счетчик и элемент 4И-ИЛИ-НЕ, выход которого соединен с первым входом счетчика, второй вход которого соединен с первым входом первого элемента И и с выходом первого элемента НЕ, вход которого соединен с первыми входами первого и второго элементов И-НЕ и с выходом первого элемента ИЛИ-НЕ, первый вход которого соединен с выходом второго элемента ШШ-НЕ, с первыми входами трет его и четвертого элементов ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом первого триггера, второй вход кото рого соединен с первым выходом второ го триггера и с вторым входом третье го элемента ИЛИ-НЕ, третий вход кото рого соединен с выходом первого элемента 2И-ИЛИ, с первым входом третье го триггера и с входом третьего элемента НЕ, выход которого соединен с первым входом четвертого триггера и с вторым входом четвертого элемента ИЛИ-НЕ, третий вход которого соединен с первым входом пятого триггера с первым выходом первого триггера и с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с- первым выходом счетчика и с первым входом четвертог элемента И, второй вход которого соединен с вторым выходом счетчика, третий выход которого соединен с первым входом шестого триггера и с первым входом пятого элемента И, вто рой вход которого соединен с вторым выходом первого триггера и с вторым входом пятого триггера, первьй выход которого соединен с четвертым входом четвертого элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, с первым вх дом второго элемента ИЛИ и с вторым входом первого элемента И, третий вход которого соединен с выходом пер вого элемента И-НЕ, с вторым входом второго элемента И-НЕ, с первым и вт рым входами элемента 4И-ИЛИ-НЕ и с входом четвертого элемента НЕ, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом пятого элемента НЕ и с третьим и четвертым входами элемента 4И-ИЛИ-НЕ,, пятый и шестой входы которого соединены с входом пятого элемента НЕ и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выхо дом шестого элемента НЕ, вход которо го соединен с выходом второго.элемента И-НЕ, с седьмым и восьмым вход ми элемента 4И-ИЛИ-НЕ, с вторым входом первого элемента И-НЕ и с четвертым входом первого элемента И выход которого соединен, с первым входом пятого элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого соединен с выходом четвертого элемента И, с вторым входом второго элемента И и с третьим входом пятого триггера, второй выход которого соединен с первым входом шестого элемента ИЛИ, второй вход которого соединен с первым выходом четвертого триггера второй выход которого соединен с первым входом второго элемента ШШ-НЕ и с первым входом седьмого триггера, второй вход которого соединен с вторым входом второго элемента ИЛИ-НЕ и с первым выходом третьего триггера, второй выход которого соединен с вторым входом четвертого триггера, третий вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом третьего триггера и с выходом первого элемента ИЛИ, третий вход которого соединен с вторым входом пятого элемента ИЛИ и с вторым входом шестого триггера, выход которого соединен с вторым входом третьего элемента И, первый вход первого элемента 2И-ИЛИ соединен с выходом седьмого эле.мента НЕ, вход которого соединен с вторым входом первого элемента 2И-ИЛИ, выход седьмого триггера подключен к первому входу второго элемента 2И-ИЛИ, второй вход которого соединен с выходом восьмого элемента НЕ, вход которого соединен с третьим входом второго элемента 2И-ИЛИ, выход пятого элемента И подключен к четвертому входу первого элемента ИЛИ, пятый вход которого соединен с выходом третьего элемента ИЛИ-НЕ, выход четвертого элемента ИГШ соединен с третьим входом второго элемента И-НЕ, выход третьего элемента ИЛИ подключен к третьему входу первого элемента И-НЕ, выход шестого элемента ИЛИ соединен с третьим BXO-I. дом третьего триггера, причем вход пятого элемента НЕ, вход восьмого элемента НЕ, четвертый вход второго элемента 2И-Ш1И, второй вход пятого элемента ИЛИ, третий, второй и четвертый входы первого элемента 2И-ИЛИ являются соответственно первым, вторым, третьим, четвертым, пятым шестым и седьмым входами блока преобразования код - информа1у1я, первым, вторым и третьим выходами которого являются 910 соответственно выход второго элемен-, та ИЛИ-НЕ, выход шестого триггера и выход второго элемента 2И-ИЛИ. Регистр управления содержит блок элементов И, блок элементов ИЛИ, блок элементов НЕ, первый и второй блоки элементов ИЛИ-НЕ, регистр, два элемента НЕ, элемент ИЛИ, элемент ИЛИ-НЕ триггер и элемент И, выход которого соединен с входом регистра, выходы которого coeдинe ы с первыми входами блока элементов И, выходы которого соединены с первыми входами блока эле ментов ИЛИ, выходы которого соединены с первыми входами первого блока элемё тов ИЛИ-НЕ и с входами блока элементов НЕ,выходы которого соединены с первыми входами второго блока элементов ИЛИ- НЕ, вторые входы которого соединены с вторыми входами первого блока элементов ИЛИ-НЕ и с первым входом элемента И, выход первого элемента НЕ соединен с вторыми входами блока элементов И, с первым входом элементов ИЛИ-НЕ, и с первым входом элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к вторым входам блока элементов ИЛИ, выход второго элемента НЕ соеди11сн с вторым входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом триггера, причем второй вход элемента ИЛИ, вход второго элемента НЕ, первый вход элемента И, вход первого элемента НЕ, второй вход элемента И и соответствующие вхо ды регистра являются соответственно первым, вторым, третьим, четвертым, пятым и соответствующими входами регистра управления, управляющими выходами которого являются выходы первого и второго блоков элементов ИЛИ-НЕ. Блок преобразования информация код содержит элемент И, элемент ИЛИ, элемент И-НЕ, и триггер, первый вход которого соединен с выходом элемента И, первый вход которого соединен с выходом элемента И-НЕ, входы которого соединены с соответствующими входами элемента ИЛИ, выход которого соеди иен с вторым входом элемента И, причем второй вход триггера и входы элемента ИЛИ являются соответственно первым, вторым и третьим входами блок преобразования информация - код, выхо дом которого является выход триггера. Дешифратор содержит элемент ЗИ-ИЛИ два элемента 4И-ИЛИ, два элемента 2И-ИЛИ, девять элементов ИЛИ, двенад04toдать элементов И, элемент 1ШИ-НК, дпа элемента НЕ, четьфе триггера и элемент дешифрации, первый выход которого соединен с первым входом первого триггера, второй вход, которого соединен с первым входом первого элемента И и с первым входом второго триггера, второй вход которого соединен с выходом первого элемента ИЛИ и с первым входом третьего триггера, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом третьего триггера, с первым входом первого элемента 4И-ИПИ, с п-ервым входом первого элемента 2И-ИЛИ, с первым входом второго элемента 2И-ИЛИ, с первым входам второго элемента 4И-ИЛИ и с первым входом второго элемента ИЛИ, второй BXOJDI которого соединен с вторым входом первого элемента 4И-ИЛИ, с вторым входом второго элемента 4И-ШШ, с первым вхо дом третьего элемента ИЛИ, с первым входом четвертого элемента И, с первым входом пятого элемента И, с первым входом шестого элемента И, с первым входом седьмого элемента И и с первым входом восьмого элемента И, выход которого соединен с первым входом четвертого элемента i-ШИ, второй вход которого соединен с первым входом первого элемента ИЛИ и с выходом девятого элемента И, первьм вход которого соединен с третьим и с четвертым входами первого элемента 4И-ШШ и с вторым выходом элемента дешифрации, третий выход которого соединен с первым входом элемента ЗИтИЛИ и с вторым и третьим входами второго элемента 2И-ИЛИ, четвертый вход которого соединен с первым входом пятого элемента ИЛИ, с вторым входом седьмого элемента И, с пятым и шестым вxoдa ш первого элемента 4И-Ш1И, с третьим и четвертым входами второго элемента 4И-11ЛИ, с входом первого элемента НЕ и с вторым входом элемента ЗИ-ИЛИ, третий и четвер- ый входы которого соединены с четвертым выходом элемента дешифрации, пятый выход которого соединен с пятым входом второго элемента 4И-ИЛИ, шестой вход которого соединен с выходом первого элемента НЕ, с пятым входом элемента ЗИ-ИЛИ и с седьмым входом первого элемента 4И-ИЛИ, восьмой вход которого соединен с седьмым входом второго элемента 4И-ИЛИ, с выходом 11 второго элемента ИЛИ, с шестым и седьмым входами элемента ЗИ-ИЛИ и с первым входом элемента ИЛИ-НЕ, вто рой вход которого соединен с вторым входом девятого элемента И и с первы входом шестого элемента ИЛИ, второй вход которого соединен с первым входом десятого элемента И и с выходом элемента ЗИ-ИЛИ, восьмой вход которо го соединен с пятым входом второго элемента 2И-ИЛИ,с вторым дходом пятого элемента ИЛИ, с девятым входом первого элемента 4И-ИЛИ, с вось мым входом второго элемента 4И-ИЛИ, с вторым входом третьего элемента ИЛИ, с третьим входом элемента ИЛИНЕ, с вторым входом пятого элемента И-НЕ и с вторым входом первого элемента 2И-ИЛИ, третий и четвертый вхо ды которого соединены с выходом второго элемента И и с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом восьмого элемента ИЛИ, первый вход которого соединен с выходом седьмого элемента И, шестой выход элемента дешифрации соединен с девятым входом второго элемента 4И-ИЛИ и с десятым входом первого элемента 4И-ИЛИ, одиннадцатый вход которого соединен с седьмым выходом элемента дешифрадии и с десятым и одиннадцатым входами второго элемента 4И-ИЛИ, выход первого элемента 4И-ИЛИ соединен с вторым входом первого элемента ИЛИ, второй вход четвертого элемента И соединен с первым и вторым входами четвертого триггера и с первым входо одиннадцатого элемента И, второй вход которого соединен с первым выходом четвертого триггера, третий вход которого соединен с вторым входом десятого элемента И, третий вход которого соединен с выходом третьего элемента ИДИ, выход первого тригг ра соединен с вторым входом первого элемента И, выход которого соединен с первым входом девятого элемента ИЛ второй вход которого соединен с выходом двенадцатого элемента И, первы вход которого соединен с выходом пятого элемента RFM, выход седьмого элемента ИЛИ соединен с третьим входом девятого элемента ИЛИ, выход элемент ИЛИ-НЕ соединен с третьим входом первого триггера и с входом второго элемента НЕ, выход которого соединен с вторым входом шестого элемента И., выход второго триггера соединен с 0412 вторым входом второго элемента И, причем третийвход седьмого элемента И, первый вход второго элемента И, второй вход второго элемента ИЛИ, вто рой вход третьего элемента И, второй вход пятого элемента ИЛИ, первый вход шестого элемента ИЛИ, третий вход четвертого триггера, вход первого элемента НЕ, второй вход четвертого элемента И, второй вход восьмого элр.мента ИЛИ и второй вход восьмого элемента И являются соответственно первым, вторым, третьим четвертым пятым, шестым, седьмым, восьмым, девятым, десятым и одиннадцатььм входами деиифратора, соответствующими входами которого являются входы элемен-i та деишфрации, а выход четвертого элемента ИЛИ, выход шестого элемента ИЛИ, выход десятого элемента И, выход второго элемента 4И-ИЛИ5 выход восьмого элемента ИЛИ, выход первого элемента 2И-ЕПИ, выход седьмого элемента ИЛИ, выход второго элемента 2.И-ИЛИ, выход элемента ИЛИ-НЕ, выход четвертого элемента И, четвертого триггера, выход второго элемента И, выход первого элемента 4И-ИЛИ, выход шестого элемента И, выход девятого элемента 1-ШИ и выход пятого элемента И являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым,девятым,десятым,одиннадцатым. двенадцать м, тринадцатым, четырнадцатым, пятнадцатым и шестнадцатым выходами дешифратора. Блок формирования контрольного кода содерлсит блок элементов И, блок элементов ИЛИ и .элемент НЕ, выход которого соединен с первыми входами блока элементов И, вход элемента НЕ соединен с первыми входами блока элементов ИЛИ, причем вход элемента НЕ и вторые входы блоков элементов И и элементов ИЛИ являются соответственно управляющим и соответствующими входами блока формирования контрольного кода, вькодами которого являются выходы блоков элементов И и элементов ИЛМ. Блок управления режимами работы содержит два элемента НЕ, двенадцать элементов И, три элемента ИЛИ, двенадцать триггеров и счетчик, выходы которого соединены с входами первого элемента И, выход которого соединен с первым входом первого триггера 13 второй вход которого соединен с первым входом второго триггера и с выходом первого элемента ИЛИ, первый вход которого соединен с первым входом второго элемента ИЛИ, с первыми входами третьего, четвертого, пятого, шестого, седьмого и восьмого триггеров, с первым входом второго элемента И и с первым входом третьего элемента И, второй вход которого через первый элемент НЕ соединен с вторым входом второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, с первым входом девятого триггера и с первым входом десятого триггера, второй вхо которого соединен с вторым входом девятого триггера и с выходом пятого элемента И, первый вход которого соединен с выходом второго элемента НЕ, -вход которого соединен с первым входом шестого элемента И, второй вход которого соединен с вторым входом пятого элемента И и с первым вых дом пятого триггера, второй вход которого соединен с вторым входом шестого триггера, третий вход которого соединен с выходом четвертого тригге ра, второй вход которого соединен с вторым входом третьего триггера, с первым входом одиннадцатого тригг ра и с выходом седьмого элемента И, первый вход которого соединен с пер вым выходом первого триггера и с вто рым входом второго элемента ИЛИ, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом восьмого элемента И, первый вход которого соединен с первым вьпсодом второго триггера, второй выход которого соединен с первыми входами девятого, десятого и одиннадцатого элементов И, вторые входы девятого и десятого элементов И подключены к выходу двенадцатого элемента И, первый, вход которого соединен с первым выходом седьмого триггера и с вторым входом восьмого триггера, первый выход которого соединен с первым входом четвертого элемента И, второй вход которого сое динен с вторым входом первого элемен та ИЛИ, с вторым входом седьмого триггера и с третьим входом восьмого триггера, второй выход которого сое динен с вторьм входом одиннадцатого элемента И, второй выход первого триггера соединен с вторым и с третьим входами одиннадцатого триггера, выход которого подключен к третьему входу третьего триггера, первый и второй выходы которого подключены соответственно к третьему входу четвертого триггера и к третьему входу пятого триггера, третий вход девятого элемента И соединен с выходом десятого триггера и с третьим входом девятого триггера, четвертый вход которого соединен с выходом шестого элемента И и с третьим входом десятого триггера, четвертый вход которого соединен с выходом девят ;ого триггера и с третьим входом десятого элемента И, выход третьего элемента И соединен с первым входом двенадцатого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, второй выход седьмого триггера подключен к третьему входу седьмого триггера выход двенадцатого триггера соединен с вторым входом двенадцатого элемента И, причем второй вход седьмого элемента И, второй вход третьего элемента И, вход второго элемента НЕ, второй вход пятого триггера, второй вход первого элемента ИЛИ и первый вход второго элемента ИЛИ являются соответственно первым, вторым, третьим, четвертым, пятым, шестыми седьмым, входами блока управления режимами работы, первым, вторым,третьим, четвертым, пятым, шестым и седьмым выходами которого являются соответственно выход десятого элемента И,выход девятого элемента И, выход одиннадцатого элемента И, первый выход первсгго триггера, выход шестого триггера, второй выход пятого триггера и |второй Быхрд первого триггера. Блок контроля содержит два элемента ИЛИ, два элемента И,Восемь триггеров и два счетчика, выходы которых подключены соответственно к первому и второму входам первого элемента ИЛИ, третий вход которого соединек . с выходом первого триггера, первый вход которого соединен с выходом второго триггера, второй вход которого соединен с выходом восьмого триггера, первый вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первым выходом четвертого триггера, второй выход которого соединен с перым входом четвертого триггера, второй вход которого соединен с выходом перво го элемента И и с вторым входом третьего триггера, третий вход которого соединен с вторыми входами первого и второго триггеров, с первыми входами пятого, шестого и седьмого триг геров и с первым входом первого счет чика, второй вход которого соединен с вторым входом пятого триггера, выход которого соединен с вторым входом шестого триггера, выход которого соединен с четвертым входом первого элемента ИЛИ, пятый вход которого соединен с выходом седьмого триггера, второй вход которого соеди ней с вькодом восьмого триггера, первый вход которого соединен с первым входом второго элемента И, выход которого подключен к первому входу второго счетчика, второй вход кото-рого соединен с первым входом первог элемента И, второй вход восьмого триггера соединен с третьим входом четвертого триггера, причем второй вход второго элемента И, первый вход восьмого триггера, первый вход первого счетчика, первый вход первог элемента И, второй вход первого счет чика и второй вход второго элемента И являются соответственно первьм, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами блока контроля, выходом которого является выход второго счетчика. На фиг, 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - переключател на фиг. 3 - блок управления частотой на фиг. 4 - блок преобразования код информадия; на фиг. 5 - регистр управления; на фиг. 6 - блок преобразо вания информадия - код; на фиг.. 7 дешифратор; на фиг. 8 - блок формирования контрольного кода; на фиг.9 блок управления режимами работы;, на фиг. 10 блок контроляJ на фиг. 11 блок контроля четности; на фиг. 12 блок управления приемо-передачей; на фиг. 13 сдвиговый регистр; на фиг. 14 - блок входных переключате-, лей; на фиг. 15 блок фop fflpoвaния контрольного сигнала четности. Предложенное устройство для передачи и приема данных содерншт сдви говый регистр 1, блок 2 формирования контрольного сигнала четности, буферный регистр 3, блок 4 контроля штности, блок 5 управления приемо04 16передачей, блок 6 управления режимами работы, счётчик 7 циклов, депшфратор 8, блок 9 преобразования код информащ1я, блок 10 преобразования информация - код, переключатели t1 13, блок 14 и управления частотой, блок 15 формирования контрольного кода, блок 16 входных переключателей, регистр 17 управления, блок 18 контроля. Переключатель содержит усилители 19 и 20 гспшчевой элемент 21, элемент И 22;, элемент НЕ 23. Блок управления частотой содержит элементы НЕ 24-26, элементы И-НЕ 27 и 28, элемент ИЛИ 29, элементы 2И-ИПИ-НЕ 30 и 31, триггер 32, элемент И 33, счетчик 34. Блок преобразования код - информация содержит элементы 2И-ИЛИ 35 и 36f элементы НЕ 37-44, триггеры 45-51, элем.енты И 52-56, элементы И-НЕ 57 и 58, элементы ИЛИ 59-64, элем€;нты ИЛИ-НЕ 65-68, счетчик 69, эЛембшт 4И-Ш1И-НЕ 70. Регистр управления содержит блок 71 элементов И, блок 72 элементов ИЛИ, блок 73 элементов НЕ, блоки 74, 75 элементов Ш1И-НЕ, регистр 76, элементы НЕ 77 и 78, элемент ИЛИ 79, элемент ИЛИ-НЕ 80,,триггер 81, элемент И 82. Блок преобразования информация код содержит элемент И 83, элемент ИЛИ 84, элемент И-НЕ 85, триггер 86. Дешифратор содержит элемент ЗИ-Ш1И 87, элементы 4И-ИЛИ 88 и 89, элементы 2И-ИЛИ 90 и 91, элементы ИЛИ 92 - 100, элементы И 10Т-112, элемент ИЛИ-НЕ 113, элементы НЕ 114 и 115, триггеры 116-119, элементы дешифрации 120. Блок формирования контрольного кода содержит блок 121 элементов И, блок 122 элементов ИЛИ,элемент НЕ 123. Блок управления режимами работы содержит элементы НЕ 124 и 125, элементы И 126-137, элементы ИЛИ 138 140, триггеры 141-152, счетчик 153. , Блок контроля содержит элементы ИЛИ 154 и 155, элементы И 156 и 157 триггеры 158-165, счетчики 166и167. Блок контроля четности содержит триггеры 168 и 169, элемент И 170. Блок управления приемо-передачей содержит триггеры 171-173, элементы НЕ 174 и 175, элементы И 176 и 177, элементы ИЛИ 178-180, элемент 2И-ИЛИ 181. Сдвиговый регистр Содержит ре- , гистр 182, элемент ИЛИ 183, элемент 2И-ИЛИ 184, элемент И 185, элемент НЕ 186. Блок входных переключателей содержит переключающие элементы 187 и 188. Блок формирования контрольного сигнала четности содержит триггеры 189 и 190. Устройство работает следующим образом. После включения питания на устройство поступает сигнал начальной установки. По этому сигналу в блоке 6 управления режимами работы (фиг.9 устанавливаются в единичное состояние триггеры 146, 143 и 150, формируя рабочий режим, устанавливают в О триггер 147, формируя признак работы с внутренней синхронизацией, триггер 144, формируя признак работы С полноразрядным словом, и триг гер 151, сбрасывая режим контроля. Также по сигналу начальной установки через элемент ИЛИ 138 устанавливаются в О триггеры 141 и 142, сбрасывая режим загрузки, через эле мент ИЛИ 139 сбрасывается счетчик 153. Если сигнал Признак старшего поступает на устройство уровнем 1 то в момент появления сигнала начальная установка срабатывает элемент И 131, устанавливая в 1 триг гер 152, определяя рабочее состояние устройства. Если сигнал Призна старшего поступает на устройство уровнем О, то при появлении сигна ла Начальная установка триггер 152 по цепочке элемент НЕ 124, элемент 132, элемент ИЛИ 140 устанавливается в О, определяя нерабочее состо .ние устройства. Триггер 142 устанавливаясь в О перебрасывает триггер 145 в 1, а триггер 147, устанавливаясь в О при наличии (1 состояние) признак Прием/передача на входе устройств приемо-передачи информации через элемент И 130, перебрасывает в О триггер 148 и в 1 триггер.149, оп ределяя режим передачи. Если призна приема/передачи поступает уровнем то по цепи элемент НЕ 125, элемент 129, триггеры 148 и 149 устанавливаются соответственно в 1 и в О определяя режим приема. Таким образом, в результате вы- i . полнения начальной установки устройство устанавливается в режим работы с внешней синхронизацией, с полноразрядными словами. При этом в зависимости от уровней сигналов Прием/ передача и Признак старшего устанавливается режим либо приема, либо передачи, либо рабочее, либо нерабочее состояние устройства. Одновременно по сигналу Начальная установка в дешифраторе 8 (фиг.7), на выходе элемента ИЛИ 100 формируется сигнал Сброс в блок 5 управления приемо-передачей, на выходе элемента ИЛИ 99 формируется сигнал Сброс блока 9 преобразования код информация (фиг. 4) и на выходе эле- мента ИЛИ 97 формируется сигнал Сброс счетчика. По сигналу Сброс в блоке 5 управления приемо-передачей (фиг. 12) устанавливается в О триггер 173 и формируются сигналы на выходах элементов ИЛИ 178 и 179, сбрасывающие соответственно триггеры 171 и 172. Уровень 1 с инверсного выхода триггера 172 поступает на блок 4 контроля четности (фиг. 11) разрешая прохождение тактовых импульсов из блока 14 управления частотой через элемент И 170 на входы установки в О триггеров 168 и 169. Сигнал Сброс устанавливает в О триггер 51 в блоке 9 преобразователя код-информация (фиг, 4), а через элементы ИЛИ 62-64, 61 - триггеры 48, 46, 45. Устанавливаясь в О триггеры 46 и 45 по цепочке элемент ИЛИ-НЕ 67, 68 фop шpyют на выходе последнего уровень О, который на элементах И-НЕ 58, 57, 4И-ИЛИ-НЕ 70, блокирует прохождение тактовой частЬты на счетчик 69. В свою очередь уровень 1 с выхода элемента НЕ 42 устанавливает счетчик 69 в О. Уровень 1 с инверсного выхода триггера 48 устанавливает в О триггер 49, с инверсного выхода которого уровень Г устанавливает в О триггер 50. Таким образом, весь блок 9 преобразования код - информация устанавливается в исходное состояние. Сигнал уровнем О с выхода триггера 51 поступает в дешифратор 8 (фиг. 7) и блок 18 контроля (фиг. 19 1C), устанавливая в О триггеры 116 и 158 соответственно. По сигналу Сброс счетчика устанавливается, в О счетчик 7 1диклов, по которому элемент дешифрации 120 (фиг 7) формирует сигнал 1, посту пающий на триггер 119 и устанавлива щий его в О по заднему фронту тактовой частоты. Вследствие того, что на остальных выходах элемента дешифрации 120 присутствуют зфовни О на выходе элемента 4И-ИЛИ 89 вырабат вается сигнал о, поступающий через элемент ИЛИ 95 на триггеры 1I7 и 118, которые по заднему фронту тактовой частоты устанавливаются в О На этом заканчивается этап начальной установки устройства, за ни следует выполнить этап загрузки, на котором устанавливается режим, в котором будет работать устройство,Существует четыре основных режима работы: с внешней синхронизацией с полноразрядными словами; с внешней синхронизацией с укороченными словами; с внутренней синхронизацией с полноразрядными словами; с внутренней синхронизацией с укороченными словами. При работе устройства с внешней синхронизацией ци1спы передачи и при ема информации задаются извне призна ком Прием-передача. При внутренней синхронизации циклы передачи и приема следуют поочередно один за другим. Цикл передачи или приема, с которого начинается работа устройства, устанавливается по сигналу начальной установки и оп ределяется признаком Прием-передаПри работе с полноразрядными сло вами устройство принимает и передает 32 бита информации. В случае если устройство работает с укороченными словами, то оно передает |vi разрядов информации и ,принимает (32-N) разрядов инфор1мации. При этом количество передавае мых разрядов информации и их нахождение в слове задается на этапе загрузки. Загрузочное слово, поступающее на устройство для приема и передачи данных содержит 34 разряда. Первый разряд определяет режим синхронизации работы устройства: 1 - внутренняя синхронизация.,- О - внешняя 10Д20 синхронизация. Второй разряд определяет формат передаваемого слова: О - полноразрядное слово; 1 укороченное слово. Разряды 3-34 В1шючительно определяют передаваемые (1) или принимаемые (О) разряды при работе с укороченными словами. Для включениярежима загрузки необходимо подать сигнал Загрузка.При этом устанавливается в 1 триггер 141 в блоке 6 управления режимами работы (фиг.9), блокируя на элементах И 135 - 137 прохождение признаков Передача, Прием, Контроль. Одновременно в дешифраторе 8 признак рабочего режима на выходе элемента ИЛИ 92 устанавливается в О и на выходе элемента ИЛИ-НЕ 113 формируется (уров нем 1) признак нерабочего состоя ния устройства. По заднему фронту импульса тактовой частоты триггер 119 устанавливается в О, разрешая прохождение тактовой частоты по цепи элемент И 102, элемент ИЛИ 97 на сброс счетчика 7 циклов. Так же признак нерабочего состояния запрещает работу счетчика, в блоке 14 управления частотой устанавливает в О триггер 3-2. Б блоке 6 управления режимами работы сигнал с прямого выхода триггера 141 разрешает прохождение тактовой частоты через элемент И 126 на вход счетчика 153. После прохождения трех импульсов тактовой частоты срабатывает элемент И 127, устанавливая в 1, триггер 142, формирующий признак режима загрузки. Таким образом счетчик 153 осуществляет задержку формирования признака режима загрузки на три периода тактовой частоты по отношению к сигналу Загрузка, поступающему извне, что необходимо для установки счетчика 7 циклов в О, если в момент подачи сигнала Загрузка устройство находилось в рабочем состоянии . По сигналу с блока 6 управления ре.жимами работы в дешифраторе 8 на выходе элемента ИЛИ 93 формируется сигнал, поступающий в блок 5 управления приемо-передачей (фиг. 12) и устанавливающий в 1 триггер 171., Сигнал с выхода триггера 171 разрешает прохождение тактовых импульсов с блока 14 управления частотой через элемент И 176 и далее через элемент 2И-ИЛИ 181 на сдвиговый регистр 1.

Так же по сигналу загрузка в дешифраторе 8 сбрасывается признак нерабочего состояния устройства, разрешая тем самым работу счетчика 7 циклов и триггера 32 в блоке 14 управления частотой, в режиме Загрузка сигнал (уровнем О) с инверсного выхода триггера 142 поступает на магистральный переключатель 13, запрещая прохождение информации из устройства через ключевой элемент 21, и через элемент НЕ 23, разрешая прохождение информации от внешнего устройства через усилитель 19 и элемент И 22.

Кроме того, сигнал Загрузка разрешает прохождение информации, поступающей с магистрального переключателя 13, через элемент .2И-Ш1И 36, блоки 9 преобразования код - информация на сдвиговый регистр 1, раэрешает прохождение информации через элемент И 82 регистра 17 управления (фиг. 5) и формирует на выходе блока 74 элементов ИЛИ-НЕ и блока 75 элементов ИЛИ-НЕ (уровнем О) сигналы управления блоком 76 входных переключателей, запрещая тем самым прохождение информации через переключаюи(ие элементы 187 и 188..

Уровень О с инверсного выхода триггера 142 поступает также на триггер 145, разрешая его установку О. Уровень 1 с прямого выхода триггера 142 поступает на элемент И 128, разрешая прохождение через него тактовой частоты из блока 14 управления частотой, и через элемент И 134 на сброс счетчика 153. По заднему фронту тактовой частоты триггер 145 устанавливается в О. Кроме того, тактовая частота, пройдя через элемент И 128, поступает на выход устройства для синхронизации подачи входной информации. Смена разрядоввходной информации происходит по заднему фронту тактовой частоты. По переднему фронту второго импульса тактовой частоты устанавливается в О триггер 146. По положительному перепаду, возникающему на инверсном выходе триггера 146, осуществляется запись первого разряда информации, поступающей с переключателя 13 .на триггер 147, если устройство работает в режиме с внешней синхронизацией, то триггер 147 устанавливается в О, разрешая работу элементов и И 130 и И 129 и формируя сигнал уровнем О, разрешающий прохождение признака Прием-передача через переключатель 12. Если устройство работает в режиме Передача признак , Прием-передача поступает уровнем 1, устанавливая через элемент И 130 триггер 148 в О, а триггер 149 в Г

определяя режим . Передача. Если признак Прием-передача поступает уровнем О, то по цепи элемент НЕ 125, И 129 триггер

148устанавливается в 1, а триггер 149 в О,определяя режим Прием.

При работе устройства с внутренней синхронизацией триггер 147 устанавливается в 1, запрещая работу элементов И 130 и И 129, и формирует сигнал 1, разрешающий прохождение признака режима работы из устройства через магистральный переключатель 12 на внешние устройства. Вследствие того, что работа элементов И 130 и И 129 запрещена, триггеры 148 и

149начинают работать в режиме коль цевого регистра, переписывая друг 6 друга 1, записанную в один из

них на этапе начальной установки. При этом устройство работает поочередно в режиме приема и передачи. По третьему тактовому импульсу осуществляется запись О в триггер 143 и аналогично описанному запись второго разряда информации в триггер 144. При этом в случае работы с полноразрядными словами в триггер 144 записывается О, формируя уровнем 1 сигнал на регистр 17 управления. Сигнал через элемент НЕ 77 запрещает работу блока 71 элементов И, блоки|руя прохождение через нее информации с регистра 76, и разрешает работу элементов ИЛИ-НЕ 80 и ИЛИ 79, позволяя в зависимости от режима приема или передачи устанавливать триггер 81 в 1 или О.

При работе с укороченным словом триггер 144 устанавливается в 1, формируя сигнал управления уровнем О. По этому сигналу через элементНЕ 77 разрешается работа блока 71 элементов И и через элемент ИЛИ 79 устанавливается в О триггер 81.

Кроме того информация, поступающая с магистрального переключателя 13, через элемент 2И-ИПИ 36 блока 9 преобразования код - информация поступает на сдвиговый регистр 1, работающей в режиме последовательной записи информации, поступающей на первый вход сдвигового регистра 1 , Одновременно импульсы тактовой частоты поступают на счетчик 7 циклов. По заднему фронту тридцать четвертого импульса тактовой частоты в сдвиговый регистр t записывается послед шй разряд информации, поступающей при загрузке. Вследствие того что регистр содержит 32 разряда, в нем остаются записанйымн последние 32 разряда информации, поступающей на устройство. По переднему фронту тридцать пятого импульса тактовой частоты счетчик 7 циклов устанавлива ется в состояние 35, по которому элементом дешифрации 120 формируется на четвертом выходе уровень 1. В результате по цепи элемент И 101 элемент ИЛИ 98 формируется сигнал Запись в буферный регистр, по которому информация из сдвиговогб регистра 1 переписывается в буферный регистр 3. Так же по сигналу Запись в-буферный регистр срабатывает элемент И 82 в регистре 17 управления, в результате чего информация, содержащаяся в буферном регистре 3 записывается в регистр 76. Кроме того, уровень 1 с выхода элемента И 101 через элемент ИЛИ 95 разрешает установку триггера 117 в 1, По заднему фронту тактовой частоты F триггер 117 устс навливается в 1, а по следующему импульсу тактовой частоты срабатгошает элемент И 111, формируя импульс .сбро са БУ в блок 16 управления режимами работы Сигнал Сброс БУ через элемент ИЛИ 138 устанавливает в О триггеры 141 и 142, заканчивая тем самым режим загрузки, разрешая работ элементов И 135, 136, 137, определяюЕ1ИХ рабочее состояние (пересдача или прием) устройства или состояние контроля, и запрещая прохождение тактовой частоты через элемент И 128 Сигнал с второго выхода триггера 1А устанавливает в 1 триггер 145 и разрешает прохождение сигнала Выход разрешения через усилитшть 20 и клю чевой элемент 21 переключателя 13 на следующее устройство для приема и передачи данных. Сигнал Сброс БУ пройдя через элемент ОТИ 99, формиру ет сигнал Сброс преобразователя код - информация, который формирует на выходе элемента ИЛИ 97 сигнал Сброс счетчика. 0424 На этом заканчивается этап загрузки, в результате которого в устройстве устанавливается один из возможных режимов работы. Рассмотрим работу старшего устройства в режиме передачи укороченного слова с внутренней синхронизацией. Первоначально триггер 152 (фиг. 9) блока 6 управления режимами работы находится в О, определяя нерабо- чее состояние устройства для передачи и приема. При этом триггеры 147, t44, 150 и 149 находятся в состоянии 1, определяя тем самым режим передачи укороченного слова с внутренней синхронизацией, в момент прихода, сигнала Разрешение триггер 152 устанавливается в 1. При этом срабатывают элементы И 134 и 135, формируюшд-ге сигнал Передача по которому в дешифраторе 8 (фиг. 7) по цепи элемент ИЛИ 92, элемент ИЛИНЕ 113 сбрасывается признак нерабочего состояния, разрешая работу счетчика 7 циклов и триггера 32 в блоке 14 управления частотой -(фиг. 3). Кроме того, по сигналу Передача в дешифраторе 8 (фиг.7) срабатывают триггер 118 и элемент И 108, формируя сигнал управления, разрешая прохождение информации из устройства через усилитель 20 и магистральный ключевой элемент 21 на внешнее устройства. В результате того, что в момент сброса сигнала Нерабочее состояние триггер 32 нахо,цится в состоянии 1 формируя на выходе элемент 2И-ИЛИ-НЕ 30 уровень 1, счетчик 7 циклов отсчитывает первы,й импульс, по которому элемейт дешифрации 120 вьфабатывает сигнал, возбуждающий элемент 2И-1ШИ 90 при наличии признаков Старший и Передача, формируя сигнал управления блоком 14 управления частотой. Сигнал 1 в блоке 14 управления частотой (фиг. 3) через элемент НЕ 24 разрешает работу счетчика 34, а также устанавливает уровень О на выходе элемента И-НЕ 27. Уровень о с выхода элемента И-НЕ 27 поступает на элементы ИЛИ 29, И-НЕ 28, И 33, запрещая работу триггера 32 в счетном режиме. Тактовые импульсы частоты через элемент НЕ 25 поступают на вход счетчика 34. После 25 прохождения трех тактовых импульсов на выходе счетчика 34 {{юрмируются си налы, в результате чего срабатывает первое И элемента 2И-ИЛЙ-НЕ 30, формируя на выходе элемента И-НЕ 27 ур вень 1. В момент прихода импульса тактовой частоты триггер 32 устанавливает ся в О формируя тактовую частоту для блока преобразования информация код. Б момент окончания четвертого тактового импульса счетчик 34 устана лива,ется в 4, в результате чего сбрасываются сигналы на его выходах. На выходе элемента 2И-ИЛИ-НЕ 31 снова формируется сигнал 1, устанавливающий на выходе элемента И-НЕ 27 уровень О, запрещаюшэий работу триг гера 32 в счетном режиме. После прохождения шестого импульс тактовой частоты устанавливается уровнем 1 сигнал, в результате чего срабатывает второе И элемента 2И-ИЛИ-НЕ 31, устанавливая на выходе уровень О, разрешающий работу триг гера 32 в счетном режиме. Б момент прихода седьмого импульса тактовой частоты триггер 32 устанавливается в единичное состояние, таким образом, на его выходе формируется один пе риод частоты, необходимый для передачи синхроимпульса. В режиме Передача уровень 1 с элемента НЕ 26 разрешает . прохождение импульсов с выхода триггера 32 через элемент 2И-ИЛИ-НЕ 3 По заданному фронту импульса, сформированного на выходе элемента 2ИИЛИ-НЕ 30, счетчик 7 циклов устанавливается в состояние 2, по котором элементом дешифрации 120 формируется сигнал на его четвертом вькоде. В результате сигнал на выходе элемента 2И-ИЛИ 90 устанавливается в О, устанавливая уровень 1 на выходе эле мента И-НЕ 27, поддерживая работу триггера 32 в счетном режиме, вырабатывая на выходе последовательность тактовых импульсов. Пока счетчик 7 циклов находился в состоянии 1, тактовые импульсы н сдвиговьш регистр t не поступали, так как триггер 171 находился в состоянии О и блокировал прохождение тактовых импульсов через элемент И 176. При этом на выходе регистра 182 присутствовал уровень 1, записанной в 33 разряде регистра 182. Вслед ствие того, что сигнал Контрольный разряд на выходе элемента 4И-ИЛИ 88 0426 в дешифраторе 8 (фиг. 7) отсутствует сигнал из блока 5 управления приемопередачей поступает на сдвиговый регистр 1 уровнем О и через элемент НЕ 186 (фиг. 13) уровнем. 1 поступает на элемент 2И-ИЛИ Т84, разрешая прохождение информации с рыхода регистра 182 через элемент 2И-ИЛИ 184 на блок 10 преобразования информация - код. В блоке 10 преобразования информация - код (фиг. 6) на элементах И-НЕ 85 ИЛИ 84, И 83 реализована функция сложения по модулю 2 информа1Д1и, поступающей из сдвигового регистра 1 с тактовой частотой. Псхлученные сигналы по заднему фронту тактовой частоты записываются в триггер 86. На выходе триггера 86 получается фазоманипулированный код передаваемой информации, при котором 1 передается отрицательным перепадом, а О - положительным. Так как по первому импульсу блок 14 управления частотой выполняет деление поступающей на него тактовой частоты на 6, на выходе блока 10 преобразования информация - код формируется синхроимпульс, представляющий собой 1 в фазоманипулиросанном коде и имеющий длительность в три раза большую чем информационные сигналы. Информация с выхода блока 10 преобразования информации - код через магистральный переключатель 11 поступает на внешние устройства. По сигналу с четвертого выхода элемента дешифрации 120 (фиг. 7) срабатывает элемент ЗИ-ИЛИ 87, формируя на своем выходе сигнал уровнем Г, который через элемент ИЛИ 93 поступает на триггер. 171 в блоке 5 управления приемо-передачей (фиг.12), устанавливая его в 1. При этом уровень 1 с выхода триггера 171 разрешает прохождение тактовых импульсов по цепочке элементы И 176, 2И-ИЛИ 181 на сдвиговый регистр. 1. В регистра 182 начинает последова- тельно вьдаваться информация, поступающая на блок 10 преобразования информация - код и на блок 2 формирования контрольного сигнала четности. В блоке 2 формирования контрольного сигнала четности информация поступает на соответствующие входы триггера 189, на тактовый вход которого поступают тактовые импульсы с выхода элемента И 185. В случае, если в мо271мент прихода заднего фронта тактового импульса на соответствующие входы триггера 189 подается уровень 1 то триггер меняет свое состояние, если то он остается в прежнем состоянии. После того как счетчик установится в состояние 34, на седьмом выхо де элемента дешифрации 120 (фиг. 7) появляется сигнал уровнем 1, в результате чего срабатывает третье И элемента 4И-Ш1И 88, вырабатывая сигнал, по которому в блоке 5 управления приемо-передачей (фиг. 12) устанавливает в 1 триггер 173 и чере элемент ИЛИ 180 поддерживает на его выходе уровень 1, разрешающая прохоящение тактовых импульсов через элемент 2И-ИЛИ 181. С второго выхода блока 5 управления приемо-передачей сигнал разрешает прохождение импульса тактовой частоты через элемент ИЛ 183 сдвигового регистра 1 (фиг. 13) на первый разряд группы соответствующих входов блока 2 формирования контрольного сигнала четкости. При этом в триггер 190 (фиг. 15) переписывается информация из триггера 189, равная 1, если число переданных 1 информационного слова было нечетное и О, если число переданных 1 было четное, а триггер 189обнуляется, кроме того, сигнал с второго выхода блока 5 управления приемо-передачей разрешает прохождение информации с выхода триггера 190через элемент ИПИ 183 сдвигового регистра 1 (фиг. 13)и через элемент НЕ 186 запрещает прохождение информации с выхода регистра 182, таким образом информационное слово по передаче 33 дополняется разрядом контроля по чет ности. После прохождения контрольного разряда счетчик 7 циклов устанавлива ется в состояние 35,по которому признак контрольного разряда устанавливается в О, При этом на выходе эле мента ИЛИ 180 (фиг. 12) устанавливается уровень О, запрещающий прохождение тактовой частоты через первое И эле.мента 2И-ИЛИ 181 (фиг. 13) и формирующий признак параллельной записи в регистре 182. Уровень О с выхода элемента ИЛИ 180 (фиг. 12), пройдя .через элемент НЕ 175, разрешая работу второго И элемента 2И-ИЛИ 181 и через элемент ИЛИ 179, устанавливает в О триггер 171, бло 0428 кируя прохождение тактовой частоты через элемент И 176. По состоянию счетчика 35 в дешифраторе 8 устанавливается уровень 1 на третьем выходе элемента дешифрации 120 (фиг. 7), по которому срабатывает третье И элемента 4И-ИЛИ 89, формируя через переключатель 13 сигнал, разрешающий работу следующему устройству. Кроме того, сигнал 1 с выхода элемента 4И-ИЛИ 89 через элемент ИЛИ 95 (фиг. 7) пос тупает на второй вход триггера 118 и на первый вход триггера 117. Уровень О с выхода триггера 118 запрещает работу элемента И 108, устанавливая на его выходе уровнем сигнал управления переключателем 11, в результате чего запрещается работа магистрального ключевого элемента 21 . По заднему фронту тактовой частоты триггер 117 устанавливается в состояние № 1, разрешая работу элемента И 111. Следующий импульс тактовой частоты, пройдя через элемент И ;111, поступает на элемент 2И-ИЛИ 91, ;на выходе которого формируется импульс записи сдвигового регистра 1. Сигнал с выхода элемента И 111 через элемент ИЛИ 99 формирует сигнал сброса блока 9 преобразования код-информация, устанавливающий его в начальное состояние. Кроме того, сигнал сброса через элемент ИЛИ 97 поступает на сброс счётчика 7 циклов, устанавливая его в О. При этом сбрасывается в О сигнал на выходе элемента 4И-ИЛИ 89. Сигнал записи в сдвиговый регистр 1 поступает в блок 5 управления приемо-передачей (фиг. 12) и, пройдя через элемент 2И-ИЛИ 181, поступает на регистр 182 (фиг. 13), осуществляя параллельную запись информации, поступающей из блока 15 формирования контрольного кода. В результате того, что отсутствует режим Контроль на блок 15 формирования контрольного кода (фиг. 8) поступает управляющий сигнал уровнем 1, уста навливаюшрий на выходах блока 122 элементов ИЛИ уровень 1, а на выходах блока 121 элементов И - уровень О. Б результате в регистр 182 записывается контрольный код вида 0101...01. По заднему фронту тактового импульса триггер 117 (фиг. 7) устанавливается в О, запрещая рабо29ту элемента И 111. По-заднему фронт сигнала с двенадцатого выхода дешиф ратора 8 в блоке 6 управления режимами работы 1 (фиг, 9) триггер 150 устанавливается в О, а триггер 151 - в 1 определяя режим контв режиме контроля устройство для передачи и приема осуществляет пере дачу контрольного кода, записанного в регистр 182, через блок 10 преобразования информации - код, в блок 9 преобразования код - информа ция и сравнивает полученный результат с контрольным кодом. Передача информации осуществляется так же, как при передаче информации старшим устройством за исключением того, что контрольная информация не вьвдается из устройства, так как в переключателе 11 ключевой элемент 21 находится в закрытом состоянии.Информация с выхода блока 10 преобраз вания информация - код поступает в блок 9 преобразования код - ийформация и вследствие того, что сиг нал на выходе элемента И 105 в отсутствие режима приема равен О, про дя через второе И элемента 2И-ИЛИ 3 преобразуется из фазоманипулирован;ного в рядовой код и далее поступае на сдвиговый регистр 1, блок А контроля четности и блок 18- контрол Прием информации начинается с расшифровки синхроимпульса. По переднему фронту импульса устанавливается в 1 триггер 46 (фиг. 4), на информационный вход которого чер элемент ИПИ 63 подается уровень t с первого выхода триггера 45. При этом уровень О с выхода триггера 46 запрещает установку в 1 тригге ра. 45 по заднему фронту входного им пульса. Уровень 1 с первого выхода триггера 46 по цепочке элемент ИЛИ-НЕ 67, 68, элемент НЕ 42 поступает уровнем О на второй вход установки в О счетчика 69, разрешая тем самым его работу. По сигналу с выхода элемента ИЛИ НЕ 68 срабатывают элементы И-НЕ 58, 57, разрешая работу схемы парафазной привязки, состоящий из элементо 4И-ИЛИ-НЕ 70, И-НЕ 58, 57, ИЛИ-60., 59, НЕ 40,39, 38. Схема работает следуюпщм образом. В отсутствие сигнала разрешения на выходах элементов И-НЕ 58, 57 устанавливается уровень 1, в результате чего сра04батывает первое И элемента 4И-ИЛИНЕ 70, устанавливая на выходе уровень О. Если в момент прихода сигнала разрешения (фиг. 4) на первом входе блока 9 преобразование код информация импульс отсутствует, то срабатывает элемент И-НЕ 58, так как по цепочке НЕ 40, ИЛИ 60 на него подается 1. Уровень О с выхода элемента И-НЕ 58 запрещает работу элемента И-НЕ 57 и по цепи элемент НЕ 39, элемент ИЛИ 60 поддерживает в 1 сигнал на выходе элемента 60. Уровень 1 с выхода элемента И-НЕ 57 разрешает прохождение через элемент 4И-ИЛИ-НЕ 70 тактовой частоте. В результате на выходе последнего формируется последовательность тактоиых импульсов частоты. Если в момент прихода сигнала с выхода элемента ИЛИ-НЕ 68 присутствует импульс тактовой частоты, то срабатывает элемент И-НЕ 58, так как через элемент ИЛИ 60 на него подается уровень 1. Уровень О с выхода элемента И-НЕ 58 запрещает работу элемента И-НЕ 57 и по цепочке элемент НЕ 38, элемент ILTEH 59. поддерживает уровень 1 на выходе. Уровень 1 с выхода элемента И-НЕ 58 разрешает прохождение через элемент 4И-ИЛИ-НЕ 70 тактовой чистоты в результате чего на выходе его формируется последовательность тактовых импульсов. Таким образом, данная схема обес-( печивает нестабильность привязки сигнала разрешения к тактовой частоте. При контроле в момент подачи сигнала разрешения импульс на тактовом входе блока 9 преобразования код нформация отсутствует, на выходе элемента 70 всегда форю1руется последовательность тактовых импульсов.ТаГктовые импульсы поступают на счетчик 69 (фиг. 4). После прохождения трех импульсов тактовой частоты появляются сигналы на первом и втором выходах счетчика 69, в результате чего срабатывает элемент И 53,. устанавливая в 1 триггер 48. Также по сигналу с выхода элемента И 53 срабатывает элемент И 55, устанавливая через элемент ИЛИ 64 триггер 46 в О. При этом сбрасывается сигнал разрешения на парафазную привязку и устанавливается в о счетчик 6-9. Таким образом, проводится анализ приема первого полупериода синхроимпульса, равного

3 -. , где

f 1 МКС. Блок 9 преобразования код - информация готов кс приему следующего перепада входной информации. В момент прихода отридательного перепада через элемент НЕ 42 (фиг. 4) устанавливается в 1 триггер 45. При этом, как указано, формируется сигнал разрешения на элементы И-НЕ 57-58 и разрешается работа счетчика 69. В момент появления О на выходе элемента ИЛИ-ИЕ 67 формируется положительный фронт на выходе элемента НЕ 41, по которому триггер 49 устанавливается в 1 запрещая работу элемента И 55 и разрешая работу элемента И 56.

После прохождения трех импульсов тактовой частоты, как указано формируется сигнал на выходе элемента И 53, по которому устанавливается в 1 триггер 50. По четвертому тактовому импульсу появляется единичнь й сигнал на третьем выходе счетчик 69, по которому устанавливается в 1 триггер 51, формируя признак расшифровки синхроимпульса и срабатывает элемент И 56, устанавливая по цепочке элемент ИЛИ 64, ИЛИ 61, триггер 45 в О.

Признак расшифровки синхроимпульса уровнем 1 с выхода триггера 51- разрешает работу элемента И 54, и, кроме того, поступая в дешифратор 8 и в блок 18 контроля, разрешает работу триггеров 116 и 158.После расшифровки синхроимпульса начинается преобразование поступающего кода в информацию. В зависимости от приходящего -фронта устанавливается в 1 либо триггер 46, либо триггер 45. Сброс триггеров 45 и 46 происходит по второму тактовому импульсу сигналом, формируемым на выходе элемента И 54. При преобразовании входного кода в информацию положительньсй перепад соответствует О, отрицательный - 1, В соответствии с этими сигналами с выходом триггеров 45 или 46 триггер 47 устанавли вается в О или 1. Информация с выхода триггера 47 поступает на первое и элемента 2И-ИЛИ 36, на другой вход которого поступает разрешающий уровень с выхода элемента НЕ 43, на вход которого поступает уровнем О, признак режима загрузки.

Информация с выхода элемента 2И-ИЛИ 36 поступает на первый вход сдвигового регистра 1, на блок 4 контроля четности и на блок 18 контроля ,

По второму импульсу тактовой частоты с блока 14 управления частотой счетчик 7 циклов устанавливается в состояние 2. При этом в дешифраторе 8 (фиг. 7) появляется сигнал на четвертом выходе элемента де иифрации 120, по которому на цепочке элементов ЗИ-ИЛИ 87, И 103 фор шруется сигнал .на третьем выходе дешифратора 8, уста нав1П-гвающий в 1 триггер 172 в блоке 5 управления приемо-передачей (фиг. 12). На его инверсном выходе формируется уровнем О сигнал управления на блок 4 контроля четности KOTOpF запрещает работу элемента И 170 (фиг. 11), блокируя прохождение сигналов на входы установки в О триггеров 168 и 169. Если принятая информация равна 1, то триггер 168 работает в счетном режиме и по импульсу тактовой частоты F изменяет свое состояние. Таким образом, поскольку в информащшнной последовательности вместе с разрядом контроля по четности количество 1 всегда четное в случае правильного приема всей информации, на выходе триггера 168 устанавливается О.

Момент расшифровки синхроимпульса совпадает с задним фронтом импульса тактовой частоты. Первый разряд принимаемой информации равный О поступает в блоке 18 контроля на элемент ЯПИ 154 (фиг. 10), на второй вход которого поступает уровень О с выхода триггера 158, В результате на выходе элемента ИЛИ 154 устанавливается О. В момент прихода переднего фронта импульса тактовой частоты устанавливается в 1 триггер 116 (фиг. 7), разрешая прохождение тактовых импульсов частоты через элемент И 156 (фиг. 10) в блоке 18 контроля. Уровень О с выхода элемента ИЛИ 154 записывается в триггер 161. По заднему фронту тактового импульса частоты триггер 158 изменяет свое состояние и устанавливается в 1. К моменту прихода переднего фронта следующего тактового импульса с блока 9 преобразования код - информация в блок 18 контроля поступает второй разряд контрольного кода рав33ный 1. При этом на выходе элемента ИЛИ 154 опять установится О,который по переднему фронту тактового импульса запишется в триггер 161. Таким образом, если вся принятая информация является правильной, в триггер 161 всегда записывается О. Если принятая информация в каком-либо разряде отличается от контрольного кода, то при сравнении этих разрядов на выходе элемента ИЛИ 154 установится уровень 1, которая по переднему фронту следующего тактового импульса частоты F1 запишется в триггер 161. При этом 1 с выхода триггера 161 установит в 1 триггер 163, формирующий признак несопадения разрядов принятого и контрольного слова. После прохождения 34 импульсов тактовой частоты счетчик 7 икклов устанавливается в состояние 34, в результате чего появляется сигнал на седьмом выходе элемента дешифрации 120. На выходе элемента 4И-ИЛИ 88 формируется приз нак контрольного разряда, по которому в блоке 5 управления приемо-передачей в момент прихода тактового импульса частоты с выхода элемента НЕ 174 по цепочке элемент И 177, эл мент ИЛИ 179 устанавливается в О триггер 172. Формируется сигнал управления на блок 4контроля четности, по которому информации из триггера 168 переписывается в триггер 169. Если количество 1 было четны то в триггер 169 записывается 1. Уровень 1 с выхода триггера 169 поступает в блок 4 контроля, устана ливая в О триггер 160. После прохождения тридцать пятог импульса тактовой частоты счетчик 7 циклов устанавливается в состояние 35. При этом появляется единичный сигнал на втором выходе элемента дешифрации 120, по которому срабатывает элемент 4И-ИПИ 89 и формируются сигналы Сброс ВУ, Сброс блока 9 преобразования код - информация, Сброс счетчика и Запись в регистр. По сигналу Запись в ре гистр происходит параллельная запи в регистр 182 информации, поступающ из блока 15 формирования контрольно кода. Так как в режиме Контроль сигнал управления блоком 15 формиро вания контрольного кода равен О, то разрешается работа блока 122 эле 43 д ментов ИЛИ и блока 121 элементов И (фиг. 8), на группе выходов которых формируется код, поступающий из блока 16 входных переключателей. Поскольку в режиме работы с укороченнь М кодом сигнал с пятого выхода блока 6 управления режимами работы поступает уровнем О в регистр 17 управления, то на выходе элемента НЕ 77 (фиг. 5) устанавливается единичный уровень, разрешающий работу блока 71 элементов И и через элементы Ш1И-НЕ 80, ИЛИ 79, устанавливающий триггер 81 в О. В результате код, записанный в режиме загрузки в регистр 76, появляется на выходах блока 72 элементов ИЛИ. На выходах элементов ИЛИ-НЕ блока 74 элементов МЛИ-МЕ и блока 75 соответствующих разрядам регистра 76, в которых записаны 1, устанавливаются уровни О соответственно, а на выходах элементов ИЛИ-НЕ блока 74 элементов ИЛИ-НЕ и блока 75 элементов ИЛИ-НЕ, соответствующих разрядам регистра 76, в которых записан О, устанавливают гм.. „ ирг, ся соответственно уровни Г Уровни о и 1 на выходах блока 74 элементов ИЛИ-НЕ, блока 75 соответственно, поступая в блок 16 входных переключателей, разрешают работу переключающих элементов 187 и запре щают работу переключаюш 1х элементов 188, переключая работу данного разряда в режим Вход. Если на выходах блоков 74 и 75 элементов ИЛИ-НЕ и устанавливаются соответственно 1 и О, то разрешается работа переключающих элементов 188 и запрещается работа переключающих элементов 187, устанавливая данный разряд на работу в режиме Выход ; По сигналу Сброс БУ в блоке 6 управления режимами работы (фиг. 9) срабатывает элемент И 133, устанавливая на выходе уровень 1, осуществляющ 1й перепись 1 их триггера 148 в триггер 149 и перепись О из триггера 149 в триггер 148, устанавливая релшм Прием, и через элемент ИЛИ 140 осуществляющий сброс триггера 152, устанавливая устройство в нерабочее состояние.По заднему фронту сигнала Сброс БУ триггера 150 и 131 устанавливаются соответственно в t и в О, задавая рабочий режим и сбрасывая режим контроля. В момент сброса режима Контроль в блоке 18 контроля (фиг. 10) осуществляется запись информации из три гера 163 в триггер 164 и из триггер 160 в триггер 162, Если при контроле не сравнился один из разрядов контрольного кода, то в триггер 164 записывается 1 и на его выходе устанавливается единичный уровень, который через элемент ИЛИ 155 устанавливает сигнал Отказ. Также в случае, если информация н сравнилась на четность, то в триггер 162 записывается 1, которая через элемент ИЛИ 155 также устанавливает сигнал Отказ. Далее устройство ожидает прихода сигнала Разрешение от предыдущего устройства для передачи и приема. После прихода сигнала Разрешение триггер 152 (фиг. 9) устанавливается в 1, определяя рабочее состояние устройств При. этом по цепи элемент И 134 и 136 формируется признак Прием. По этому признаку в дешифраторе В (фиг. 7) срабатывает элемент ИЛИ 94, разрешая работу элемента И 103, а по цепи элемент ИЛИ 92, элемент ИПИ-НЕ 113, элемент НЕ 115 элемент И ,105 формируются сигналы управления в блок 9 преобразования код - информация (фиг. 4),, разрешая прохо вде-ние информации с переключателя 11 через элемент 2И-ИЛИ 35. Работа, старшего устройства, в режи ме приема начинается с расшифровки синхроиАМпульса. Расшифровка синхрои fflyльca осуществляется так же как и в режиме Контроль, Если после начала расшифровки сннхроим.пульса отрицательный перепад приходит до окончания первого этапа расшифровки т,е, триггер 48 находится в О то осуществляется сброс триггера 46 по цепочке элемент ИЛИ-НЕ 65, элемент ИЛИ 64, в результате чего сбрасывается счетчик 69. Если после окончания первого этапа расшифровки синхроимпульса (триггер 48 в состоянии 1) и после прихода отрицательного перепада положительный перепад приходит до окончания второго этапа расшифровки синхроимпульса, на выходе элемента ИЛИ-НЕ 66 формируется единичный сигнал, который через элемент ИЛИНЕ 68 устанавливает О на элементы 58 , 57 и сбрасывает счетчик 69 а через элемент ИЛИ 61 сбрасывает 04 триггер 45, Одновременно срабатьшает элемент И 52,сбрасывая через элемент ИЛИ 62 триггер 48, уровень 1 с второго выхода которого устанавливает в О триггер 49, запрещая тем самым работу элемента ИЛИ-НЕ 66, После расшифровки синхроимпульса в дешифраторе 8 (фиг, 7) срабатывает элемент И 110 формируя сигнал управления на блок 14 управления частотой, а по цепочке элементы И 109, 107, ИЛИ 97 формируется сигнал сброса счетчика 7 циклов. По сигналу управления в блоке 14 управления частотой (фиг. 3) запрещается прохождение тактовых импульсов частотой с выхода триггера 32 через элемент 2И-ИЛИ-НЕ30 и разрешается прохоясдение .тактовых импульсов, формирующихся на выходе элемента 67 (фиг. 4), через элемент 2И-ИЛИ-КЕ 30. В момент прихода первого информационного перепада на выходе элемента ИЛИ-НЕ 67 формируется импульс, который, проходя через элемент 2И-ИЛИ-НЕ 30, вырабатывает сигнал, устанавливающий в дешифраторе 8 (фиг. 7) в 1 триггер 116, запрещая работу элемента И 109, По заднему фронту тактового импульса счетчик 7 циклов устанавливается в 1, при этом появляется сигнал на втором выходе элемента дешифрации 120, в результате формируется единичный сигнал на выходе элемента ЗИ-И.ПИ 87, по которому срабатывают элементы ИЛИ 93 и И 103, формируя сигналы управления на блок 5 управления приемо пере,цачей, по которым устанавливаются в 1 триггеры 171 и 172, .разрешая прохождение тактовых импульсов на сдвиговый регистр 1 и на блок 4 контроля четности. По тактовым импульсам, поступающим на сдвиговый регистр 1, информация с третьего выхода блока 10 преобразования информация-код последовательно записывается в регистр 182 (фиг. 13). После прохождения 32 импульсов тактовой частоты счетчик 7 циклов устанавливается в состояние 32, вырабатывая уровень 1 на пятом .выходе элемента дешифрации 120 (фиг. 7),, формирующий на выходе элемента 88 признак контрольного разряда, по которому сбрасывается Триггер 172 в блоке 5 управления приемо-передачей (фиг,12), В блоке 4 контроля четности информация с ин37версного выхода триггера 168 переписывается в триггер 169. Если информа ция принята без ошибок, т.е. триггер 168блока 4 контроля четности (фиг.1 остался в состоянии О, то триггер 169устанавливается в 1, возбуждая элемент И-106 в дешифраторе 8 (фиг.7 формирующий сигнал записи в буферный регистр 3. По этому сигналу информация из сдвигового регистра 1 переписывается в буферный регистр 3 и дал через блок 16 входных переключателей выдается на выход. Также по сигналу с выхода триггера 160 блока 4 контро ля четности устанавливается в О счетчик 166 в блоке 18 контроля. Пос ле окончания тридцать второго тактов го импульса происходит сброс триггеров 168 и 169 в блоке 4 контроля четности (фиг. 11). По тридцать трет ему импульсу тактовой частоты формируется сигнал на шестом выходе элемента дешифрации 120 (фиг. 7), устанавливая на выходе элемента 4И-ИЛИ 89 уровень . формирующий сигнал разрешения следующему устройству для приема и передачи данных, а затем устройство переходит в режим контроля. Если информация принята с ошибкой т.е. триггер 168 блока 4 контроля четности (фиг. 11) установился в 1 то в момент появления признака Конт роль содержимое счетчика 166 в блоке 18 контроля (фиг. 10) увеличивает ся на 1. Если подряд в 8 циклах приема информация принимается с ошиб кой, то на выходе счетчика 166 устанавливается уровень 1, который через элемент ИЛИ 155 формирует сигнал Отказ. Если при приеме информаш1и синхроимпульс не расшифровался до момента установки признака Контроль то 1 из триггера 159 переписывается в триггер 165, формируя на выходе элемента ИЛИ 155 сигнал Отказ. Если в цикле приема входная информация перестает поступать на устройство, то перестают вырабатываться импульсы тактовой частоты на выходе элемента ИЛИ-НЕ 67 (фиг, 4) и по сигналам тактовой частоты, поступаюпщм через элемент И 157 на счетчик 167, содержимое счетчика начинает .увеличиваться, и в момент переполнения счетчика формируется сигнал Отказ. Одновременно на выходе блока 18 контроля устанавли0438вается сигнал, по которому в дешифраторе 8 (фиг. 7) срабатывает элемент И 112, формируя через элемент И 108 сигнал начальной установки устройства. При работе старшего устройства в режиме с внутренней синхронизацией с полноразрядными словами в режиме передачи признак Передача через элемент ИЛИ 79 устанавливает в О триггер 81. На вьсходах блока 72 элементов ИЛИ устанавливаются уровни О, формируя на вьЕходах блока 74 элементов ИЛИ-НЕ уровень 1, а на выходах блока 75 элементов ИЛИ-НЕ уровень О, разрешая прохождение информации через переключающие элементы 187 в устройство для приема и передачи данных. Если устройство работает в Прием, то признак Прием поступает через элемент НЕ 78 уровнем О на элемент ИЛИ-НЕ 80, формируя на его выходе уровень 1, устанавливаюшд-1й триггер 81 в состояние 1, На выходах блока 72 элементов ВДИ устанавливаются уровни 1, формирующие на выходах блока 74 элементов linH-HE уровень О, а на выходах блока 75 элементов ИЛИ-НЕ уровень 1, разрешая выдачу принятой информации из устройства для приема и передачи данных через переключающие элементы 188 на внешние устройства . Работа младшего устройства отличается от работы старшего тем, что в передаваемой и принимаемой младшими устройствами информации отсутствует синхроимпульс, При этом в режиме Передача в младшем устройстве на элегченте 2И-ИЛИ 90 (фиг. 7) блокируется формирование сигнала управления на блок 14 управления частотой. В момент прихода сигнала разрешения от предыдущего устройства для приема и передачи данных устанавливается рабочее состояние и ре- . жим передачи. На счетчик 7 циклов поступает первый импульс и переводит счетчик в 1. Формируется сигнал на третьим выходе элемента дешифрации 120 (фиг. 7), по которому по цепочке ЗИ-ИЛИ 87, ИЛИ 93 устанавливается в 1 триггер 171 в блоке 5 управления приемо-передачей (фиг.12) разрешая прохожде1тае тактовой частоты через элементы И 176, 2И-ИЛИ 181 391 на регистр 182 (фиг, 13). Информация в регистре 182 сдвигается на 1 разряд, в результате чего на выходе регистра появляется первый разряд передаваемой информации. Далее переда ча информации осуществляется так же, как и в старшем устройстве, за исключением того, что признак контроль04ного разряда на элемента 4И-ИЛИ 88 (фиг. 7) и сигнал разрешения для следующего устройства на выходе элемента 4И-ИЛИ 89 формируются соответственно наЗЗ и 34 тактах тактовой частоты F . Таким образом повышается достоверность устройства.

21

W

фиг.2

го

22

Фиг-З

Фиг.5

Фиг.6

PH-fl

168

LFir

170

Фиг.11

17В

тт

Е

Р i

т

т

фигП

.13

Фиг. /4