Устройство для приема сигналов Советский патент 1984 года по МПК H04L1/10 H04L7/02 

Изобретение относится к технике связи и может использоваться.в внсокоскоростной аппаратуре передачи и обработки данных. Известно устройство для приема сигналов, выполненное в виде И триггера, т.е. триггера с однофазным приемом информации l . Известное устройство позволяет работать в высокоскоростных системах, но при работе D-триггера суще I ОЛ I tO ствуют. интервалы времени ion т; ш on win когда запись информационного сигнала в триггер происходит неоднозначно. Эти ситуации соответствуют близкому расположению переднего Лронта сигнала синхронизации (стробирукхцего сигнала тактовой час тоты) и фронта или среза информацио ного сигнала. В системах передачи и обработки данных возникают задачи фазирования, когда информационные сигналы и сигналы тактовой частоты синхронны, но не синфазны, т.е. положение импульса стробирования относительно принятого информационного сигнала хотя и постоянно, но произвольно. В этом случае указанные ситуации в D-триггере приво дят к ошибкам при приеме сигналов. Наиболее близким к предлагаемому является устройство для приема сигналов, содержащее первый и второ элементы И, первые входы которых объединены и являются первым входом устройства, а также первый триггер и первый инвертор, вход которого является вторым входом устройства, а выход первого инвертора подключен ,ко второму входу второго элемента И. И. Недостатком устройства является недостаточная помехоустойчивость приема, обусловленная наличием ошибок стробирования из-за смещения значащих моментов информационного сигнала,в высокоскоростных системах Цель изобретения - повышение пом хоустойчивости приема.. Цель достигается тем, что в устройство для приема сигналов, содержащее первый и второй элементы Hj первые входы которых объединены и являются первым входом устройства, а также первый триггер и первый инвертор, вход которого является вход устройства, а выход первого инвертора подключен ко второму входу вто рого элемента И, введены три триггера два элемента И-НЕ, два элемен та ИЛИ, элемент И-ИЛИ и второй инвертор, вход которого является первым входом устройства, а выход второго инвертора подключен к первому входу второго элемента И, второй вход KOTOpoi;o объединен с В -входом первого триггера, входом первого ин вертора и вторым входом первого элемента И, выход которого подключен к С-входу второго триггера, а выход второго элементаИ подключен к первым входам первого и второго элементов ИЛИ, выход третьего элемента И подключен к С-входу третьего триггера, при этом выходы первого и ВТОРОГО элементов ИЛИ подключены соответственно к R-вхоДам третьего и второго триггеров, первый выход второго триггера подключен к первому входу первого элемента И-НЕ, а второй выход второго триггера подключен к второму входу первого элемента ИЛИ и к первому входу второго элемента И-НЕ, вЫход которого подключен к второму входу первого элемента ИЛИ и к первому входу второго- элемента ИНЕ, выход которого подключен к R-BXOду четвертого триггера, к 5 -входу которого подключен в,ыход первого элемента И-НЕ, к второму входу которого, а также к второму входу первого элемента ИЛИ подключен первый выход третьего триггера, второй выход которого подключен ко второму входу второго элемента И-НЕ, при этом выход второго инвертора подключен к первому входу элементаИ-ИЛИ, ко второму и третьему входу которого подключены выходы четвертого триггера, четвертый вход элемента И-ИЛИ объединен с первым входом устройства, а выход элемента И-ИЛИ подключен к С-входу первого триггера и является первым выходом устройства, вторым выходом которого является выход первого триггера. На чертеже приведена структурная электрическая схема устройства приема сигналов. Устройство для приема сигналов содержит первый 1 и второй 2 инверторы, первый 3, второй 4 и третий 5 элементы И, первый. 6 и второй 7 элементы ИЛИ, первый 8 и второй 9 триггеры, первый 10 и второй 11 элементы И-НЕ. третий триггер 12, элемент И-ИЛИ 13, D -триггер 14. Устройство для приема сигналов с неопределенной фазой работает следующим образом. На первый вход ,1 устройства поступает сигнал тактовой частоты (тИ местного генератора, на второй вход И - информационный сигнал ЛИНФ). На выходе первого элемента ИЗ Нормируется результат совпадения инверсного сигнала и сигнала ИНФ. Рассмотрим случай, когда ин()ормационный сигнал опережает сигнал тактовой частоты или находится с ним в противофазе. При этом в пределах единичной посылки информационного сигнала первым формируется сигнал на выходе третьего элемента И 5 по сравнению с сигналом на выход первого элемента И 3. Сигнал с выхода третьего элемента И 5 поступает на С-вход второго триггера 9, устанавли вая его в состояние 1, Инверсный сигнал с выхода второго триггера 9 поступает через второй элемент ИЛИ 7 и запирает первый, триггер 8, подтверждая его состояние О. Установка триггеров 8 и 9 в состо яние О ПРОИЗВОДИТСЯ сигналом с выхода, элементов ИЛИ 6 и 7 при совпадении прямого сигнала тактовой ты и инверсного информационного сигнала на- входах второго элемента И 4. В случае, когда информационный сигнал запаздывает относительно сигнала тактовой частоты или находится с ним в Лазе первым в пределах единичной посылки информационного сигна ла формируется сигнал на выходе первого элемента И 3 по сравнению с сигналом на выходе третьего элемента И 5. Сигнал с выхода первого элемента И 3 поступает на С-вход первого триггера 8, устанавливая его в состояние 1. Инверсный сигнал с выхода первого триггера 8 поступает через первый элемент ИЛИ 6 и запирае второй триггер 9, подтверждая его состояние О. Таким образом, в случае опережения и противофазы на выходе второго триггера 9 Нормируются импульсы, а .выход первого триггера 8 находится постоянно в состоянии О,.. В случае за паздывания и Фазы на -выходе первого 1:риггера 8 (Нормируются импульсы,а вы ход второго триггера 9 находится постоянно в -состоянии 0. В {Результате совпадения на входах первого элемента И-НЕ 10 прямого сигнала с выхода первого триггера 8 и инверсного сигнала с выхода второго триггера 9 третий триггер 12 устанавливается в состояние 1, в результате совпадения на входах второго элемента И-НЕ 11 прямого сигнала с выхода второго триггера 9 и инверсного сигнала с выхода первого триггера 8 третий триггер 12 устанавливается в состояние О, Таким образом, при опережении в противофазе третий триггер 12 устанавливается в состояние О, а при запаздывании и фазе третий триггер 12 устанавливается в состояние 1, Прямой и инверсный сигналы с выходов третьего триггера 12 совместно с прямым и инверсным сигналами тактовой частоты поступают на входы элемента И-ИЛИ 13, на выходе которого в случае опережения и противофазы формируется прямой сигнал тактовой частоты, а в случае запаздывания и Фазы - инверсный сигнал тактовой частоты. Этот,, сигнал является выходным сигналом устройства приема сигналов с неопределенной фазой. Таким образом, на D -триггере 14 осутдествляется надежный прием информационного сигнала сигналом тактовой частоты, причем в случае запаздывания, так как стробирование на D-триггере 14 осуществляется инверсным сигналом тактовой частоты, то ситуаций, соответствующих моментам времениt ,nи ,-,He возникает. За счет того, что анализ взаимного расположения информагдюнного сигнала и сигнала тактовой частоты производится раньше, чем стробирование на D -триггере 14, на время, равное времени задержки на элементе И-ИЛИ 13, т.е.большее,чем времена); ;„ которые определяются временем срабатывания только одного элемента совпадения -триггера 14, то в предлагаемом уст ройстве не возникает ситуаций, соответствующих моментам времени 1°;„-„ -„ . При искажениях инфop aциoнныx сигналов по длительности D -триггер 14 работает без ошибки, если искажение посылки не более величины рассогласования л1 . При искажениях более Д1 возникают ошибки стробирования. В предлагаемом устройстве допустимое искажение посылки С12 л1+С строба, т.е. значительно выше,чем в известном устройстве, поскольку для рассмотренного случая стробирование производится инверсным сигналом тактовой частоты. Таким образом, при использовании данного у стройства для приема сигналов с неопределенной Фазой в резуль тате обеспечения приема тактов с неопределенной фазой уменьшения влияния ошибок стробирования достигается положительный эффект - улучшение одного из основных параметров систем обработки и передачи информации помехоустойчивости приема и достоверности обработки информации.

УСТРОЙСТВО ДЛЯ ПРИЕМА CUf- НАЛОВ, содержагпее первый и второй элементы И, первые входы которых объединены и являются первым входом устройства, а также первый триггер и первый инвертор, вход которого является вторым входом устройства, а выход инвертора подключен ко B-f oрому входу второго элемента И, о тл и ч а ю щ е е с. я тем, что, с целью повышения помехоустойчивости приема, введены три триггера, два элемента И-НЕ, два элемента ИЛИ, элемент И-ИЛИ и второй инвертор, вход которого является первым входбм устройства, а выход второго инвертора подключен к первому входу третьего элемента И, второй вход которого объединен с D -входом первого триггера, входом первого инвертора и вторым входом первого элемента И, выход которого подключен к С-входу Грлл.лгч второго триггера, а ыход второго элемента И подключен к первым входам первого и второго элементов ИЛИ, выход третьего элемента И подключен к С-входу третьего триггера, при этом выходы первого и второго элементов ИЛИ подключены соответственно к Е-входам третьего и.второго триггеров, первый выход второго триггера подключен к первому входу первого элемента И-НЕ, а второй выход второго триггера подключен к второму входу первого элемента ИЛИ и к первому входу второго элемента И-НЕ, выход которого подключен к второму входу первого элемента ИЛИ и к первому входу второго элемента И-НЕ, I выход которого подключен к R-входу (Л четвертого триггера, к 5 -входу которого подключен выход первого элемента И-НЕ, к второму входу которого, а также к второму входу первого элемента ИЛИ подключен первый выход третьего триггера, второй выход которого подключен -к вторсзму входу второго элемента И-НЕ, при этом выход второго инвертора подключен к первому входу элемента , к второму и третьему входам которого подключены выходы четвертого триггера, четвертый вход элемента И-ИЛИ объединен с первым входом 4 устройства, а выход элемента И-ИЛИ j подключен к С-входу первого тригге- { 4 ра и является первым выходом устрой- ства, вторым выходом которого явля- I ется выход первого триггера.