Устройство для умножения Советский патент 1984 года по МПК G06F7/52 

ел

ХУ

О

;о Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов различного назначения Известно цифровое устройство для выполнения операции умножения содержащее блок памяти емкостью (2 х2п) бит, где п - разрядность операндов l Недостатком данного устройства является большой объем требуемой памяти, который является определя- . ющим для габаритов устройства и при водит к значительному увеличению тру доемкости программирования блока памяти. Наиболее близким к изобретению по технической сущности является цифровое устройство для выполнения операции умножения, содержащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входами сумг-штора и вычитателя, вторые входы которых соединены с входом второго операнда устройства 2j , Недостатком известного устройства является большой объем требуемой памяти, складывающийся из требуемых емкостей двух блоков памяти, равных () бит и (2п-2) бит соответстяенно, Целью изобретения является сокращение объема оборудования. Поставленная цель достигается тем что в устройство для умножения, соде жащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входам сумматора и вычитателя, вторые входы которых соединены с входом второго операнда устройства, введены селектор и дополнительный вычитатель, при чем выход сумматора соединен с первы входом селектора, второй.вход которо го соединен с выходом вычитателя, вы ход селектора соединен с входом блок памяти, выход которого соединен с входом дополнительного вычитателя, выход которого является выходом устройства. На чертеже изображена структурная схема предлагаемого устройства для умножения. Устройство содержит сумматор 1, вычитатель 2, блок 3 памяти} селектор 4, дополнительный вычитатель 5. Устройство работает следующим об разом. Умножение производится по методу цифрового четвертьквадратичного пере множения, основанному на равенстве: { (X + Y)2- (X - Y)2 (X - Y)2 Операнды X и Y разрядности n, участвующие в операции умножения, поступают, на входы сумматора 1 и вычитателя 2. На их выходах получаются величины, равные X + Y и X - Y соответственно. Селектором 4 выходы сумматора 1 и вычитателя 2 по очереди подключаются к-входу блока 3 памяти. Сначала на вход блока 3 памяти поступает величина X + Y, на его выходе появляется соответствующая ей величина (X + Y)2/4, которая хранится в . Дополнительном вычитателе 5. Затем на вход блока 3 памяти поступает величина X - Y, на его выходе появляется соответствующая ей величина (X - Y)/4, которая вьмитается в дополнительном вычитателе 5 из величины (X + Y)2/4. В результате на выходе дополнительного вычитателя 5 имеем произведение XY. Следует отметить, что множество значений (X - Y)/4, соответствующих величине X - Y, является подмножеством множества значений (X + Y)2/4, соответствующих величине X + Y. Это и позволяет объединить их в одном блоке памяти, емкость которого определяется количеством элементов лишь второго множества. Предлагаемое устройство для умножения позволяет выполнять эту операцию со скоростью, свойственной устройствам на основе ПЗУ, но при значительно меньшем объеме памяти. Выигрьш в объеме памяти составляет по отношению к l 7 « t -|,,- (раз), по отношению к 1+ г, . х2п + 2 Ч2п-2) 3 - п Граз)4 2 + «х2п2 что для больших п составляет 1,5 раза. Уменьшение объема памяти дает возможность примерно во столько же раз уменьшить габариты всего устрой31104509.4

ства и трудоемкость программирования его можно реализовать на серийно выПЗУ. Существенной особенностью пред- пускаемых интегральных ПЗУ со станлагаемого устройства является то, что дартной организацией.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ содержащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входами сумматора и вычитателя, вторые входы которых соединены с входом второго операнда устройства, отличающееся тем, что, с -целью сокращения оборудования, в него введены селектор и дополнительный вычитатель, причем выход сумматора соединен с первым входом селектора, второй вход которого соединен с выходом вычитателя, выход селектора подсоединен к входу блока памяти, выходкоторого соединен с входом дополнительного вычитателя, выход которого является выходом устройства.