Аналоговое запоминающее устройство Советский патент 1984 года по МПК G11C27/00 

4 СП 00 ел

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дешифратор, выходы первой группы которого соединены с соответствующими управляющими входами коммутатора, информационные входы которого соединены с соответствующими выходами накопителя, первый счетчик, одни выходы которого соединены с одними входами дещифратора, второй счетчик, вход установки «О которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика, отличающееся тем, что, с целью повыщения точности устройства, в него введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе, исток которого соединен с информационным входом накопителя и выходом операционного усилителя, строк - с инвертирующим входом операционного усилителя и входом фильтра, выход которого соединен с щиной нулевого потенциала, неинвертнрующий вход операционного усилителя является входом устройства, другой выход первого счетчика соединен со счетным входом второго i счетчика, выходы которого соединены с другими входами дешифратора, выходы второй (Л группы которого соединены с соответствующими управляющими входами накопителя, выход коммутатора является выходом устройства.

If

1Г Изобретение относится к устройствам измерительной и импульсной техники и может быть использовано в системах сбора и обработки информации. Известно аналоговое запоминающее устройство разомкнутого типа, содержащее входной усилитель, вход которого является входом устройства, а выход - через ключ соединен с входом повторителя напряжения и одной обкладкой конденсатора, другая обкладка которого соединена с шиной нулевого потенциала 1. Недостаток устройства - больщие динамические ощибки, обусловленные погрещностью слежения за входной величиной аналогового сигнала. Наиболее близким к изобретению является аналоговое запоминающее устройство, содержащее управляе.мый генератор тока, выход которого соединен с входом накопителя, выходы которого через коммутатор соединены с входом аналого-цифрового преобразователя, выхол1,ы которого соединены с входами цифрового процессора, выходы которого через схему сравнения кодов соединены с входом блока управления, первый и второй выходы которого соединены соответственно с входами первого и второго счетчиков, выходы первого счетчика через дещифратор соединены с управляющими входами накопителя 2. Недостатком известного устройства является относительно невысокая точность, обусловленная погрещностью отслеживания входного сигнала, которая особенно возрастает при увеличении емкости конденсаторов в запоминающих ячейках наконителя для обеспечения меньщих ошибок в режиме хранения и уменьшения коммутационных ошибок при переходе от выборки к хранению. Цель изобретения - повьнпение точности устройства. Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее дещифратор, выходы первой группы которого соединены с соответствующими управляющими входами коммутатора, информационные входы которого соединены с соответствующими выходами накопителя, первый счетчик, одни выходы которого соединены с одними входами дещифратора, второй счетчик, вход установки «О которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика,введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе, исток которого соединен с информационным входом накопителя и выходом операционного усилителя, сток - с инвертирующим входом операционного усилителя и входо.м фильтра, выход которого соединен с щиной нулевого потенциала, неинвертирующий вход операционного усилителя является входом устройства, другой выход первого счетчика соединен со счетным входом второго счетчика, выходы которого соединены с другими входами дещифратора, выходы второй группы которого соединены с соответствующими управляющими входами накопителя, выход коммутатора является выходом устройства. На чертеже приведена функциональная схема предлагаемого аналогового запоминающего устройства. Аналоговое запоминающее устройство содержит накопитель 1, коммутатор 2, дешифратор 3, первый счетчик 4, блок 5 управления, второй счетчик 6, операционный усилитель 7, элемент компенсации на полевом транзисторе 8 и фильтр 9. Накопитель содержит запоминающие ячейки, каждая из которых содержит ключ 10 на полевом транзисторе, аналогичном полевому транзистору 8 элемента компенсации, и конденсатор 11. Фильтр 9 содержит резистор 12 и конденсатор 13. Аналоговое запоминающее устройство работает следующим образом. В режиме записи открываются в порядке возрастания номеров ключи 10 в накопите-. ле 1, которые подключают соответствующие конденсаторы 11 к выходу операционного усилителя 7. При это.м на конденсаторах 11 появляется сигнал u,(p) u,,(p)--,- - V7rpT;vr -. где операторноег выражение для входного сигнала; Т, и Cj - постоянные времени передаточной характеристики операционного усилителя 7 с фильтром 9 и элементом 8 компенсации; с - постоянная времени цепи, образованной конденсатором 11 и сопротивлением ключа 10 в открытом состоянии. Если значение постоянной времени Т, выбрать равным Сс , то постоянная времени заряда Тс исключается из приведенной выше передаточной функции, и инерционность процесса записи определяется уже постоянной времени Т,, . Следует отметить, что равенство. TI Т с может быть обеспечено при изменении температуры и других внещних факторов, поскольку изменение сопротивления полевого транзистора ключа 10 е открытом состоянии сопровождается аналогичным изменением сопротивления полевого транзистора 8, характеристики которых могут быть сделаны идентичными при изготовлении данных транзисторов на одном кристалле. Таким образом, происходит замена нестабильного полюса Тр стабильным полюсомСг . Что же касается величины ITj , то она определяется частотными характеристиками операционного усилителя 7, и в случае использования быстродействующего операционможет быть ного усилителя значение

311045854

значительно меньше Тс , если конденсаторыпителя 1 к выходу устройства с помощью

11 в накопителе 1 имеют большую емкость.коммутатора 2.

Период квантования сигнала в предлагае-Таким образом, путем увеличения емкосмом устройстве может быть сделан меньшети конденсаторов 11 в предлагаемом уствремени заряда конденсатора 11. При этом 5ройстве удается уменьшить скорость их разнесколько ключей 10 в накопителе 1 должныряда в режиме хранения, а также уменьшить быть открыты одновременно, что обеспечи-погрешность коммутации, сохранив при этом вается системой управления ключей, состоя-достаточно высокое быстродействие. Дальщей из блока 5 управления, счетчиков 4нейшего уменьшения погрешности коммутаи 6, а также дешифратора 3. В этом слу-ции можно достичь в результате цифровой чае в качестве дешифратора 3 используется обработки сигнала, снимаемого с выхода анапостоянное запоминаюшее устройство.логового запоминающего устройства, учитыСчитывание информации осуществляетсякоммутации от величины записываемого наподключением соответствующей ячейки нако-пряжения. вая нелинейную зависимость погрешности