Регистратор последовательности логических сигналов Советский патент 1984 года по МПК G06F17/40 G01R31/3177 G06F17/00 

,вым входом блока, выходами - с информационными входами первого дешифратора, соединенного управляющим входом с третьим входом блока, выходами - с входами цифрового индикатора.

3. Регистратор по п. I, о т л ичающийся тем, что блок

задержки сод -ржит счетчик, соединенный счетным вхсщом с первым входом блока, сбросовым входом - с третьим входом блока, выходами - с информационными входами коммутатора, соединенного управляющим входом с вторым входом блока, выходом - с выходом блока.

1. РЕГИСТРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ЛОГИЧЕСКИХ СИГНАЛОВ, содержащийг блок индикации, первый элемент И-НЕ и по числу информационЙЬ1Х входных клемм регистратора логические блоки, причем каждый г -и логический блок содержит второй элемент И-НЕ, соединенный первым входом с соответствующей г-й информационной входной клеммой регистратора, выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с (я+О-й информационной входной клеммой регистратора, четвертый элемент И-НЕ, отличающийся тем, что, с целью расширения функциональных воэможностей регистратора, в него введены распределитель импульсов, генератор импульсов, D - триггер, первый и второй элементы И, элемент ШШ-НЕ, блок задержки, формирователь импульсов, а каждый из логических блоков дополнительно содержит элемент НЕ, причем второй вход второго элемента И-НЕ первого логического блока соединен с первой инфор.мационной входной клеммой регистратора, второй вход второго элемента И-НЕ каждого -i-ro логического блока кроме первого соединен с выходом третьего элемента И-НЕ (г-1)-го логического блока, входы первого элемента И соединены с выходами соответствующих четвертых элементов И-НЕ,соединенных первыми входами через элементы НЕ с выходами третьих элементов И-НЕ, вторыми входами с соответствуюищми выходами распределителя импульсов, соединенного входом с входной клеммой сброса регистра и с первым входом блока индикации, вторым входом - с выходом второго элемента и с вторым входом блока индикации, соединенного третьим входом с входом формирователя импульсов, с пряьым выходом D-триг(Л гера, и с первым входом первого элемента И-НЕ, соединенного вторым входом с ВЫХОДОМ генератора импульсов и с первым входом второго элемента § И, выходом - с первым входом блока задержки, соединенного вторым входом с управляющей входной клеммой устрой ства, выходом - с -входом t -триггера, соединенного инвертирующим вы00 ходом с собственным Е -входом и с вторым входом второго элемента И, S-входом - с общей шиной устройства, 9) С-входом - с выходом элемента ИЛИ-НЕ, -vj соединенного первым входом с третьим входом блока задержки и с выходом формирователя импульсов, вторым входом - с ш 1ходом первого элемента И. 2. Регистратор по п. 1, о т л и чающийся тем, что блок индикации содержит счетчик, соединенный счетным входом с вторым входом блока, сбросовым входом - с пер

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах человек - машина, например при создании систем контроля операторской деятельности, а также в аппаратуре контроля логических устройств. .Известно устройство для контроля последовательности чередования аналоговых сигналов, содержащее N бло ков обработки аналогового сигнала, каждый из которых содержит последовательно соединенные между собой первьй, второй двухвходовые элементы И-НЕ, элемент НЕ, третий и четаертый двухвходовые элементы И-НЕ, выходы которых являются выходами блоков обработки аналогового сигнала, генератор импульсов и блок индикации, входы которого подключены к выходам (соответствующих блоков обработки аналогового сигнала, вход каждого из которых соединен с вторыми входами первого и второго элементов И-НЕ, с вторым входом четвер того элемента И-НЕ и с первым входом первого,элемента Й-НЕ последующ блока обработки аналогового сигнала ггри этом вторые входы третьих элементов И-НЕ всех блоков обработки аналогового сигнала объединены межд собой и подключены к выходу генера,тора импульсов С 11. Однако известное устройство характеризуется низкой полнотой кон .роля .так как не обеспечивает в полн мере контроль нарушений в последова тельности чередования аналоговых си налов. Так, например, не фиксируетс как нарушение последовательности чередования сигналов выполнение опе рации, следунлцей за ошибочной. Наиболее близким к изобретению является устройство контроля выполнения последовательности действий оператора, содержащее блок индикации , первый элемент И-НЕ и.по числу информационных входных клемм регистратора логические блоки, причем каждый i-й логический блок содержит второй элемент И-НЕ, соединенный первым входом с соответствующей 1-й информационной входной клеммой регистратора, выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с i-й информационной входной клеммой регистратора, четвертый элемент И-НЕ С23. Недостатком известного устройства являются его ограниченные функциональные возможности. Данное устройство не может выявлять и иьщицировать в цифровом коде номера всех его входных клемм, на которых установились сигналы логических единиц, в частности, если эти сигналы имеются на нескольких последовательных по номерам (например г-й и (г+1)-й) входных клеммах или перемещаются по входным клеммам, в то время как на промежуточных клеммах имеются сигналы логического нуля. В результате при использовании устройства для контроля последовательности работы оператора все сяиибочные операции не индицируются. Цель изобретения - расширение функциональных возможностей устройства. Поставленная цель достигается тем, что в регистратор последовательности логических сигналов, содержащий блок индикации, первый элемент И-НЕ и по числу информацимкных входных клемм регистратора логические блоки, причем каждый i-и логический блок содержит второй элемент И-НЕ, соединенньм первым входом с соответствующей г-й информационной входной Ю1еммой регистратора, выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с (ТУ + О-Й информационной входной клеммой регистратора, четвертый элемент И-НЕ, введены распределитель импульсов,- генератор импульсов, D-триггер, первьй и второй элементы И, элемент ИЛИ-НЕ, блок задержки, формирователь импульICOB, а каясдьй из логических блоков дополнительно содержит элемент НЕ, причем второй вход второго элемента первого логического блока соединен с первой информационной входной клеммой регистратора, второй вход второго элемента И-НЕ каждого t-ro логического блока кроме первого соединен с выходом третьего элемента И-НЕ (i-l)-ro логического блока, входы первого элемента И соединены с выходами соответствующих четвертых элементов И-НЕ, соединенны первыми входами через элементы НЕ с выходами третьих элементов И-НЕ, вторыми входами - с соответствукмдими выходами распределителя импульсов, соединенного входом с входной клеммой сброса регистратора и с первым входом блока индикации, вторым входом - с выходом второго элемента И и с вторым входом блока индикации, соединенного третьим входом с входом формирователя импульсов, с прямы выходом D -триггера и с первым входом первого элемента И-НЕ, соединенного вторым входом с выходом генератора импульсов и с первым входом второго элемента И, выходом - с первым входом блока задержки, соединенного вторым входом с управляющей входной клеммой устройства, выходом - с - входом О-триггера соединенного инвертирукицим выходом с собственным S -входом и с вторым входом второго элемента И, S-входом с общей шиной устройства, с-входом - с. выходом элемента ИЛИ-НЕ, соединенного первым входом с третьим входом блока задержки не шлходом Iформирователя импульсов, вторым входом - с В1 ходом первого элемента

Блок индикации содержит счетчйх, соединенный счетным входом с вторым

входом блока, сбросовым входом - с первым входом блока, выходами - с информационными входами первого дешифратора, соединенного управляющим

входом с третьим входом блока, выходами - с входами цифрового индикатора.

Блок задержки содержит счетчик, соединенный счетным входом с первым входом блока, сбросовым входом - с третьим входом блока, выходами - с информационными входами коммутатора, соединенного управляюпщм вхо,дом с вторым входом блока, выходом с выходом блока.

На фиг. представлена блок-схема (Регистратора; на (|иг. 2 - блок-схе ма блока ивдикации; на фиг. 3 блок-схема блока задержки; на 4мг.4блок-схема коммутатора.

Регистратор содержит логические блоки ц - , вторые элементы , И-НЕ, третьи элементы 3 - 3 И-НЕ, элементы 4, НЕ, четвертые эле-, менты 5 - 5v И-НЕ, генератор 6 импульсов, распределитель 7 импульсов, второй элемент 8 И, блок 9 индикации, первый элемент 10 И-НЕ, Л1-триггер II, формирователь 12 импульсов, блок 13 задержки, первый элемент 14 И, элемент 15 ИЛИ-НЕ, сбросовую входную клемму 16, первый счетчик 17, первый дешифратор 18, цифровой индикатор 19, второй счет.чик 20, коммутатор 21, второй дешифратор 22, переключатель 23, информационные входные клеммы .

Регистратор работает следующим

образом.

До начала работы на информационные клеммы 24 - 24у, поступают логические сигналы на некоторые логические единицы, на некоторые логи

ческие нули.В результате работы регистратор должен определить и проиндицировать в цифровом виде в течение времени, заданного блоком 13, коды всех номеров входных клемм

24 - 24, где имеются логические единицы.

Перед каждым циклом работы регист ратора на клемму 16 задается сигнал сброса блока 9 и распределителя 7.

Рассмотрим в качестве примера слу. чаи, когда на клеммах 24 « 2, 24 « 3 24 п имектгся логические единицы, а на остальных кпеммах - логические нули. 5 При наличии на клемме 24 2 регистратора логической единида элемент 3 И-НЕ логического блока 1/ за счет присутствия на его входах логической 1 (на клемме 24 при этом установлен уровень логического О) переключается в нулевое состояние и устанавливает в единичное состояние элемента 4 НЕ. При совпадении уровней логическо 1 с выхода элемента 4 НЕ и с первого выхода распределителя 7 на входах элемента 5 И-НЕ блока 1 на выходе последнего формируется урове логического О, которым элемент И устанавливается в нулевое состояние Так как при этом на выходе формирователя 12 присутствует уровень логического О, то элемент 15 ИЛИ-НЕ перебрасывается из нулевого в едини нре состояние. Перепадом напряжения с низкого на высокое с выхода элемента 15 ИЛИ-НЕ Т)-триггер 11 по своему С-входу устанавливается в единичное состояние (за счет присут ствия на его D-входе уровня логической 1 с инвертирующего выхода) Уровнем логического О с инвертирующего выхода D -триггера I1 блокируется элемент 8 И и запрещается тем самым прохождение счетных импульсов с выхода генератора 6 на вход счетчика 17 и распределителя 7 Одновременно с этим уровнем логичес кой 1 с прямого выхода Э -триггера по входу d Разрешение индика 1ции дешифратора 18 блока 9 разрешается индикация соответствующей кодовой комбинации .счетчика 17 (в ЙаМном случае на цифровом индикато; ре 19 светится цифра 2, сигнализирующая о том, что на клемме 24 имеется уровень логической единицы. Уровнем логической 1 с прямого . выхода Ъ -триггера 11 при этом такж разрешается прохождение счетных импульсов с выхода генератора 6 через элемент 10 И-НЕ на счетный вход счетчика 20 блока 13 регулируемой задержки. При достижении в счетчике 20 двоичного кода, соответствующего ранее выбранному двоичному коду ком мутатора 21. (код коммутатора 21 соо ветствует ранее выбранному времени индикации ошибки), выбирается дешиф ратором 22 и переключателем 23, на выходе последнего формируется уровень логической 1, которым Ъ -тр 7 гер 11 по С -входу вновь устанаплинается в ис.ходное (нулевое) состояние, а логическим перепадом с высокого на низкий с прямого выхода 3)-триггера И формирователь 12 формирует импульс-уровня логической 1, которым обнуляется счетчик 20 блока 13 и блокируется двухвходовой элемент 15 ИЛИ-НЕ на время переключения распределителя 7. При этом на выходе блока 13 вновь устанавливается уровень логического О, г. уровнем логического О с прямого выхода 1)-триггера И запрещается прохождение импульсов с генератора 6 на выход элемента 10 И-НЕ и вновь разрешается уровнем логической 1 с инвертирующего выхода 3)-триггера I 1 прохождение счетных импульсов на выход элемента 8 И. Длительность югходного импульса формирователя 12 выбирается больше длительности паузы, но меньше периода счетных импульсов генератора 6. Указанная задержка необходима для предотвращения ложного срабатывания (залипания) D -триггера 11, когда состояние элемента 14 И не меняется, что соответствует регистрации ошибок в последовательности прохождения следующих друг за другом аналоговых сигналов. Цдя рассматриваемого примера это характерно при ошибках в последовательности прохождения сигналов по второй 242 третьей 24 клеммам. По окончании действия импульса с выхода формирователя 12 первым же импульсом с выхода генератора 6 через элемент 8 И счетчик 17 и распределитель 7 изменяют свое состояние, при этом на первом выходе распределителя 7 вновь.появляется низкий уровень напряжения, а на его втором выходе появляется уровень логической I. Так.как для рассматриваемого примера уровень логической 1 присутствует и на третьей 24з регистратора, то в логическом блока 12 элемент 3 И-НЕ за счет присутствия на его входах уровней логической 1 установится в нулевое состояние. Установка в состояние логической 1 первого элемента 2 И-НЕ логического блока „ при этом обусловлена блокировкой его по входу уровнем логического О с выхода элмеита 3 И-НЕ, логаческого блока I 7 (при сохранении уровня логической 1 на входной клемме 242. регистра Уровнем логического О с выхода элемента 3 И-НЕ логического блока I элемент И-НЕ устанавливается в единичное состояние и при совпадении уровня логической 1 с его выхода с высоким уровнем напряжения с второго выхода распределителя 7 на входах элемента 5 И-НЕ последний устанавливается в нулевое состояние, которым также устанавливается в нулевое состояние. При совпадении уровней логического О с выходов элемента 14 И и формирователя 12 на входах элемента 15 ИЛИ-Н последний вновь устанавливается в единичное состояние и перепадом напряжения с низкого на высокий по счетному входу 1 -триггера II устанавливает его также в единичное состояние.. Аналогично описанному производит блокировка прохождения импульсов с генератора 6 на входы счетчика 17 и распределителя 7, ра зрешение прохрж дения импульсов на вход счетчика 20 блока 13 задержки и индикации блоком 9 кода следующей шины, имеющей потенциал логической 1, f.e. шины 24 3 (в данном случае на цифро вом индикаторе 19 блока 9 будет гореть цифра 3). По истечении времени задержки (времени индикации блока 13) На его выходе вновь формируется уровень логической I, которым вновь производится установка в нулевое состояние 1 -триггера 11 , вновь разрешается прохождение счетных импульсов на входы счетчика 17 и расп делителя 7 через элемент 8 и запрещение их прохождения на вход блока 13. По окончании действия импульса с выхода формирователя 12 в регистраторе аналогично описанному продол жается поххледующий опрос состояния логических блоков IL- Так как дпя рассматриваемого примера на клемме 24п имеется уровень логической I то элемент 2 И-НЕ будет блокирован 7 по первому входу урописм лотичсско 0 клем1 1 24 го U клемг г)- регистр агор л и, будет установлен в следовательно. единичное состояние, а элемент 3 И-ИЕ за счет присутствия на его входах уровней логической I будет установлен в нулевое состояние. Уровнем логического О с выхода второго элемента 3 И-НЕ блока элемент И-НЕ устанавливается в единичное состояние. При совпадении уровней логической I с выхода элемента И-НЕ и последнего выхода распределителя 7 на входах элемента 5 И-НЕ последний устанавливается в нулевое состояние, которым также перебрасывается в нулевое состояние, и устанавливает в единичное состояние двухвходовой элемент ИЛИ-НЕ. Вновь перебрасывается из нулевого в единичное состояние 1 -триггер И и разрешает индикацию на блоке 9 цифры, соответствующей номеру клемм 24 регистратора, а также запрещает прохождение счетных импульсов на входы счетчика 17 и распределителя 7 и разрешает их прохождение на вход блока 13 задержки. По истечении времени индикации в регистраторе аналогично описанному начинается новый цикл опроса распределителем 7 состояний логических блоков. В случае наличия на клемме 24i логического нуля на выходе логического блока Ц сигнал логического нуля не возникает, 1sтриггер 11 не переключается и индикащ1я номера клеммы не производится. Таким образом, за счет введения элементов 4, 6-8, 10-22 предлагаемый регистратор позволяет индицировать в цифровом коде в течение заданного времени индикации номера всех входных клемм, на которых установлены сигналы логической едини1ц 1 независимо от распределения этих сигналов по входным клеммам, пр этом номера клемм с логическим нулем не индицируются, что существенно расширяет его функциональные возможности. ,ЛГ4 42

игЛ