Цифровой демодулятор многофазных фазоманипулированных сигналов Советский патент 1984 года по МПК H04L27/22 

Изобретение относится к технике связи и может использоваться в системах передачи цифровой информации для приема фазоманипулированных сигналов с нестабильной частотой не сущей . Известен демодулятор фазоманипул рованных сигналов, содержащий устро ство формирования опорного колебани состоящее из умножителя, схемы фазо вой автоподстройки частоты и делителя, и схему демодуляции фазы, состоящую из N фазовых детекторов, фазовращателей и решающей схемы f1j Однако данный демодулятор имеет сложную схему. Наиболее близким техническим решением к изобретению является цифровой демодулятор многофазных фазоманипулированных сигналов, содержащий первый фазовый детектор, выходы которого подключены к одним входам перемножителя, другой вход и выходы которого соединены соответственно с выходом второго фазового детектора и с входами цифроаналогового преобразователя, выход которого через фильтр нижних частот подключен к входу управляемого генератора, при этом сигнальные входы первого и вто рого фазовых детекторов объединены 2. Однако известный демодулятор имеет низкую помехоустойчивость. Цель изобретения - повьшение помехоустойчивости. Цель достигается тем, что в цифровой демодулятор многофазных фазоманипулированных сигналов, содержащий первый фазовый детектор, выходы которого подключены к одним входам перемножителя, другой вход и выходы которого соединены соответственно с выходом второго фазового детектор и с входами цифроаналогового преобразователя, выход которого через фильтр нижних частот подключен к входу управляемого генератора, при этом сигнальные входы первого и вто рого фазовых детекторов объединены, введены инвертор, блок сумматоров по модулю два, блок поразрядного на копления, дешифратор и делитель час тоты, выходы которого подключены к опорным входам перврго и второго фазовых детекторов, счетные входы которых соединены с выходом управля мого генератора и с входом делителя частоты, причем соответствунмще вы9ходы первого фазового детектора подключены к входам блока сумматоров по модулю два, выход которого соединен с одним входом блока поразрядного накопления, к другим входам которого подключены соответствующий выход первого фазового детектора и выход второго фазового детектора, выходы блока поразрядного накопления соединены с входами дешифратора, а дополнительный выход перемножителя через инвертор подключен к дополнительному входу 1щфроаналогового преобразователя. На чертеже представлена структурная электрическая схема предложенного демодулятора. . Цифровой демодулятор многофазных фазоманипулированных сигналов содержит дешифратор. 1, первый фазовый детектор 2, состоящий из сумматора 3 по модулю два, реверсивного счетчика 4 и регистра 5, блок 6 сумматоров по модулю два, второй фазовый детектор 7, СОСТОЯП1ИЙ из сумматора 8 по модулю два, реверсивного счетчика 9 и регистра 10, перемножитель 11, инвертор 12, цифроаналоговый преобразователь 13, фильтр 1А нижних частот, управляемый генератор 15, делитель 16 частоты, блок 17 поразрядного накопления, состоящий из блока 18 символьной синхронизации, трех реверсивных счетчиков 19-21 и регистра 22. Устройство работает следующим образом. Во время -действия импульса записи число, соответствующее значению характеристики первого фазового детектора 2,переписывается из реверсивного счетчика 4 в регистр 5. После этого реверсивный счетчик 4 устанавливается в нулевое состояние под действием обнуляющего импульса. Затем осуществляется новый цикл счета, в конце которого информция о фазовом рассогласовании, поступающая через сумматор 3, снова переписывается в регистр 5. В результате перемножения в перемножителе 11 всех (т+1) разрядов первого фазового детектора 2 с одним знаковым разрядом второго фазового детектора 7 на выходе цифроаналогового преобразователя 13 формируется пилообразная характеристика с периодом J( (инвертор 12 при этом исключен). Отбрасывание старшего (т+1)-го

разряда первого фазового детектора 2 и использование в качестве знакового т-го разряда вызывает уменьшени в два раза, максимально возможного числа на выходе первого фазового детектора 2. Это приводит к формированию на выходе цифроаналогового преобразователя 13 пилообразной характеристики с периодом /2. Подключе ние инвертора 12 смещает характеристику по фазе на половину ее периода. Этот процесс формирования может быть продолжен и дальше. Исключение т-го разряда и использование (m-l)-r в качестве старшего сформирует на выходе цифроаналогового преобразователя 13 характеристику с периодом 11/4. Второй фазовый детектор 7, состоящий из сзтФ1атора 8 по модулю два, реверсивного счетчика 9 и регистра 10, работает аналогично первому фазовому детектору 2. Аналогично может быть получена результирующая пилообразная характеристика с произвольным периодом 2л/2 ;где п 2,

J у «

При этом осуществляется разбиение оси разности фаз на области монотонности результирующей характеристики, причем каждой области поставлено в соответствие двоичное число, сформированное на выходе блока 6 сумматоров по модулю два.Причем в качестве двух старших разрядов числа используются выходные сигналы знаковых разрядов первого и второго фазовых детекторов 2 и 7. Особенност такого кодирования заключается в том, что числа, соответствующие соседним фазовым областям, имеют отличия только в одном двоичном разряд Области, расположенные через одну, имеют отличия в двух разрядах демодулированного числа. Указанные свойства позволяют вместо вычисления среднего значения передаваемой фазы (изменяющейся под действием шума на входе) усреднять значения отдельных двоичных разрядов трехзначного числа на выходе блока 6.

После установки в О импульсом с выхода блока 18 символьной

синхронизации блока 17 поразрядного накопления реверсивные счетчики 19-21 начинают подсчет тактовых импульсов. При этом выходные сигналы блока 6 сумматоров по модулю два и

знаковых разрядов обоих фазовых детекторов 2 и 7 управляют направлением счета- этих реверсивных счетчиков. В конце интервала накопления значения знаковых разрядов реверсивных счетчиков 19-21 переписываются в регистр 22 при помощи импульса, также вьфабатываемого блоком 18. Вслед за этим все реверсивные счетчики 19-21 устанавливаются в О, и процесс накопления начинается сначала. Дешифратор 1 при помощи ключей реализует однозначное соответствие оценки 0.

fS

передаваемой фазы демодулированному числу на выходе блока 17. Так, например, -при действии на входе комбинации ЮГ на выходе дешифратора 1 формируется напряжение, соответствующее значению оценки 0| , 000 соответствует оценке Ъ 13 Л/8 и т.д.

При этом сигнал с пилообразной характеристикой с выхода цифроаналогового преобразователя 13 поступает на вход фильтра 14 нижних частот и далее управляет работой управляемого генератора 15. Сигнал с выхода управляемого генератора Л5 через делитель 16 частоты поступает на опорные входы первого и

второго фазовых детекторов 2 и 7.

Таким образом, использование предложенного цифрового демодулятора позволяет улучпшть по сравнению с известным помехоустойчивость системы связи с фазомодулированным сигналом.

ЦИФРОВОЙ ДЕМОДУЛЯТОР МНОГОФАЗНЫХ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий первый фазовый.детектор, выходы ,которого подключены к одним входам перемножителя, другой вход и выходы которого соединены соответ- / ственно с выходом второго фазового детектора и с входами хщфрраналогового преобразователя, выход которого через фильтр нижних частот подключен к входу управляемого генератора,при этом сигнальные входы первого и втоfef5mF,,-.,:,-™i R9Vi.. .v.. i--jг SAiS THi -гг;; .:/ tV t,: ..-«w диттил-атцппаде рого фазовых детекторов объединены, отличающийся тем, что,с целью повьшения помехоустойчивости, введены инвертор, блок сз мматоров по модулю два, блок поразрядного накопления, дешифратор и делитель частоты, выходы которого подключены к опорным входам первого и второго фазовых детекторов, счетные входы которых соединены с выходом управляемого генератора и с входом делителя частоты, причем соответствующие выходы первого фазового детектора подключены к входам блока сумматоров по модулю два, выход которого соединен с одним входом блока поразрядного накопления, к другим входам (Л которого подключены соответствующий выход перрого фазового детектора и выход второго фазового детектора, выходы блока поразрядногонакопления соединены с входами дешифратора, а дополнительный выход перемножителя через инвертор подключен к дополнительному входу цифроаналогового со со 00 со преобразователя.