Система передачи дискретной информации с решающей обратной связью Советский патент 1984 года по МПК H04L1/12 

потребителя информации, отличающаяся тем, что, с целью повышения помехоустойчивости, на переданщей стороне введены третий регистр сдвига, решающий блок, два шифратора, четвертый коммутатор, преобразователь кода, третий элемент И и делитель частоты, выход которого подключен к входу первого регистра сдвига, другой выход которого соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с первым выходом триггера блокировки и с входом второго регистра сдвига, а дополнительный выход первого регистра сдвига подключен к управляющему входу четвертого коммутатора, сигнальны входы которого соединены с выходами преобразователя кода, ко входам которого подключены выходы второго и третьего коммутаторов, при этом выхо первого элемента И соединен с входом делителя частоты и с управляющим входом третьего регистра сдвига, к сигнальным входам которого подключены выходы шифраторов и решакнцего блока, к входам которого.подключены выходы шифраторов, входы которых соединены с выходами четвертого коммутатора, выход третьего регистра сдвига подключен к второму входу выходного триггера, а на приемной стороне введены третий дифференцирующий блок, два элемента ИЛИ, счетчик, второй и третий элементы И, решаклций блок, четвертый регистр сдвига и преобразователь кода, входы которого соединены с одними входами второго элемента И и с выходами решающего блока, к входам которого подключены выходы четвертого регистра сдвига, первьй вход которого соединен с перйым входом счетчика, к второму входу которого подключен один выход первого регистра сдвига, и с выходом первого элемента ИЖ, к входам которого подключены выход третьего дифференцирующего блока, вход которого соединен с вторым выходом входного триггера, и первый вход триггера управления, второй вход которого соединен с одни выходом первого регистра сдвига и с установочным входом четвертого регисра сдвига, второй вход которого соединен с выходом первого элемента И и с вторым входом первого регистра сдвига, первый дополнительньй выход которого подключен к другому входу второго элемента И, выход которого соединен с первым входом второго 3Jieмента ИЛИ,и к первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом счетчика и с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу триггера блокировки, причем второй дополнительньй вькод первого регистра сдвига подключен к соЬтветствующему входу решающего блока, выходы преобразователя кода соединены с другими входами третьего регистра сдвига.

СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ, содержащая на передающей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы которого соединены с одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатора, к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого соединены соответственно с первым входом выходного триггера, выход которого подключен к 1ходу прямого канала, и с первым входом второго элемента И, выход которого соединен с управлякндим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, рторой вход которого соединен с вторым входом Первого коммутатора и с первым выходом второго регист а сдвига, выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной стороне - генератор, выход которого подключен к первым входам первого элемента И Iji входного триггера, второй вход и первый выход которого соединены соответственно с выходом прямого кана ла и со входом первого дифференцирующего блока, выход которою подключен к первому входу триггера управления, выход которого соединен с вторым входом первого элемента И и с входом второго дифференцируницего блока, выход которого подключен к первому входу первого ре гистра сдвига, один выход которого ю соединен с установочным входом первого регистра сдвига, с вторым входом| СП триггера управления, с первым входом СХ) триггера блокировки и с первым входом второго регистра сдвига, второй вход которого соединен с выходом триг гера блокировки и с входом обратного канала, вькод второго регистра сдвига| подключен к первому входу коммутатора, второй вход и выход которого соединены соответственно с другими выходами первого регистра сдвига и с одним входом третьего регистра сдвига, выход которого через выходной согласукчций блок подключен к входу

Изобретение относится к технике телеграфной связи и может использораться в системах передачи дискретной информации с решающей обратной связью.

Известна система передачи дискретной информации с решающей обратной связью, содержащая на передающей стороне генератор, элементы И, регистрирующий блок, регистры сдвига, триггеры, накопитель, коммутаторы, а на приемной стороне - генератор, регистры сдвига, логические схемы, триггеры и дифференцирукнцие цепочки Cll.

Однако известная система имеет низкую скорость передачи информации, обусловленную необходимостью передачи избыточной информации для обнаружения

5 ошибок.

Наиболее близкой к предложенной по техническому решению является система передачи дискретной информации с решающей обратной связью, содержа0 щая на передаилцей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы:которого соединены с

одними выходами источника информацииj другой выход которого подключен к сигнальным входам регистрирующего блока, управляницие вкоды которого соединены с выходом первого коммутатора, к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого .соединены соответственно с первым входом выходного триггера, вькод которого, подключен к входу прямого канала, и с первым входом второго элемента И, вьпсод которого соединен .с управляющим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и с первым выходом второго регистра сдвига, выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной стороне - генератор, выход которого подключен к первым входам первого элемента И и входного триггера , второй вход и первый выход которого соединены соответственно с выходом прямого канала и с входом первого дифференцирующего блока, выход которого подключен к первому входу триггера управления, выход которого соединен с вторым входом первого элемента И и с входом зтор.ого дифференцирующего блока, выход которого подключен к первому входу первого регистра сдвига, один выход которого соединен с установочным входом первого регистра сдвига, с вторым входом триггера управления, с первым входом триггера блокировки и с первым входом второго регистра сдвига, второй вход которого соединен с выходом триггера блокировки и с входом обратного канала, выход второго регистра сдвига подключен к первому входу коммутатора, второй вход и выход которого соединеньГ соответственно с другими выходами первого регистра сдвига и с одним входом третьего регистра сдвига, выход которого через выходной согласующий блок

подключен к входу потребителя информации (121.

Однако известная система имеет никую помехоустойчивость.

Цель изобретения - повьшение помехоустойчивости.

Поставленная цель достигается тем что в системе передачи дискретной информации с решающей обратной связь содержащей на передающей стороне последовательно соединенные генерато и первый элемент И, к второму входу которого подключен выход триггера управления, входы которого соединены с одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатра, к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого соединены соответственно с первым входом выходного триггера, выход которого подключен к входу прямого канала, и с первым входом второго элемента И, выход которого соединен с управляющим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и с первым выходом второго регистра сдви га, выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соедине с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с BTopbiM входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной стороне - генератор, выход которого подключен к первым входам первого элемента И и входного триггера, второй вход и первый выход которого соединены соответственно с выходом прямого канала и с входом первого дифференцирующего блока, выход которого подключен к первому входу триггера управления, выход которо го соединен с вторым входом первого элемента Икс входом BTopofo дифференцирующего блока, выход которого подключен к.первому входу первого регистра сдвига, один выход которого 1 соединен с установочным входом первого регистра сдвига, с вторым входо триггера управления, с первым входом триггера блокировки и с первым входом второго регистра .сдвига, второй вход которого соединен с выходом триггера блокировки и с входом обрат ного канала, выход второго регистра сдвига подключен к первому входу коммутатора, второй вход и выход которого соединены соответственно с другими выходами первого регис,тра сдвига и с одним входом третьего регистра сдвига, выход которого через выходной согласующий блок подключен к входу потребителя информации, на передающей стороне введены третий регистр сдвига, решаняций блок, два шифратора, четвертый коммутатор, преобразователь кода, третий элемент И и делитель частоты, выход которого подключен к входу первого регистра сдвига, другой выход которого соединен с первым входом третье го элемента И, второй вход и выход которого соединены соответственно с первымвыходом триггера блокировки и с входом второго регистра сдвига, а дополнительный выход первого регистра сдвига подключен к управлякице му входу четвертого коммутатора,, сиг нальные входы которого соединены с выходами преобразователя кода, к вхо дам которого подключены выходы второго и третьего коммутаторов, при этом выход первого элемента И соединен с входом делителя частоты и с управляющим входом третьего регистра сдвига, к сигнальным входам которого подключены выходы шифраторов и решающего блока, к входам которого под ключены выходы шифраторов, входы которьпс соединены с выходами четвертого коммутатора, выход третьего регистра сдвига подключен к второму входу выходного триггера, а на прием ной стороне введен) третий дифференцирующий блок, два элемента ИШ, счетчик, второй и третий элементы И, решающий блок, четвертый регистр сдвига и преобразователь кода, входы которого соединены с одними входа ми второго элемента И и с выходами решающего блока, к входам которого подключены выходы четвертого регистра сдвига, первый вход которого соединен с первым вхрдом счетчика, к второму входу которого подклк|чен один выход первого регистра сдвига,, 86 и с выходом первого элемента ИЛИ, к входам которого подключены выход третьего дифференцирующего блока, вход которого соединен с вторым выходом входного триггера, и первый вход триггера управления, второй вход которого соединен с одним выходом первого регистра сдвига и с установочным входом четвертого регистра сдвига, второй вход которого соединен с выходом первого элемента И и с вторым входом первого регистра , первый дополнительный выход которого подключен к другому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, и к первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом счетчика и с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу триггера блокировки, причем второй дополнительный выход первого регистра сдвига подключен к соответствующему входу решающего блока, выходы преобразователя кода соединены с другими входами третьего регистра сдвига. На фиг. 1 представлена структурная электрическая схема передающей стороны предложенной системы; на фиг. 2 - то же, приемной стороны. Система передачи дискретной информации с решакяцей обратной связью содержит (фиг. 1) генератор 1, первый элемент И 2, триггер 3 управления, делитель 4 частоты, источник 5 информации, второй элемент И 6, триггер 7 блокировки, первый ко.ммутатор 8, регистрирукяций блок 9, первьй 10 и второй 11 регистры сдвига, блок 12 накопителей, второй 13 и третий 14 коммутаторы, преобразователь 15 кода, третий элемент И 16, четвертый коммутатор 17, первый 18 и второй 19 шифраторы, решающий блок 20, третий регистр 21 сдвига, выходной триггер 22, прямой 23 и обратный 24 каналы. На приемной стороре (фиг. 2) система содержит генератор 25, первый элемент И 26, входной триггер 27, первый 28 и второй 29 дифференцирующие блоки, первый элемент ИЛИ 30, триггер 31 управления, третий дифференцирующий блок 32, первый - четвертый регистры сдвига 33 - 36, второй i элемент И 37, второй элемент ШТИ 38,

7 1 счетчик 39, третий элемент И 40, триггер 41 блокировки, решающий блок 42, преобразователь 43 кода, комутатор 44, выходной согласующий блок 45 и потребитель информации 46.

Система работает следующим образом..

Источник 5 информации на передающей стороне (фиг. 1) определяет начало и конец передаваемого блока данных. С момента формирования источником 5 информации сигнала Начало стартстопной комбинации формируется сигнал, разрешающий запуск триггера 3 управления. При этом разрешается прохождение импульсов с генератора 1 через открытый первый элемент И 2 и.делитель 4 частоты на вход первого регистра 10 сдвига. Частота поступающих импульсов выбрана равной (, (rnelg- длительность единичного элемента простого кода). Информация, вырабатываемая источником 5 информации в. последовательном виде, поступает на регистрируняций блок 9, который выполняет однвременно две функции: регистрацию элементов кодовой комбинации-, и преоразование последовательного кода в параллельный. Преобразование осущестляется с помощью импульсов, вырабатываемьпс распределителем передачи - певьм регистром 10 сдвига.

Сообщение в виде стартстопных комбинаций от источника 5 информации поступает на входы D ячеек регистрирующего блока 9, выполняющего еще и функцию накопителя. За время цикла работы первого регистра 10 сдвига на п-х его выходах формируются импульсы регистрации, соответствукнцие средней части принимаемых от источника 5 информации единичных элементов, которые через открытый первый коммутатор 8 поступают на другие входы ячеек регистрирующего блока 9, где и производится регистрация и запоминание элементов исходного простого пятиэлементного кода МТК-2. После момента приема последнего элемента кода очередным тактовым импульсом с соответствукицего выхода первого регистра 10 сдвига через открытый второй элемент И 6 информация переписывается из регистрирукнцего блока в блок 12. На передающей стороне выбраны три регистра сдвига 10, 11 и 21, первьй из которых служит для регистрации и накопления элементов

12588 :

кодовой комбинации, а два других ДЛЯ хранения кодовых комбинаций, подлежащих повторной передаче при обнаружении ошибок на приемной стороне

5 и переспросе по обратному каналу Z4.

При отсутствии сигнала Запрос, формирующегося на приемной стороне для повторения ошибочно принятых комбинаций, триггер блокировки 7 нахо0 дится в нулевом исходном состоянии, при этом разрешается работа второго элемента И 6 и запрещается работа третьего элемента И 16. Работой бло- . ка 12 накопителей управляет второй

5 регистр 11 сдвига, поочередно подключая выходы, соответствующего накопителя кодовой комбинации через второй 13 и третий 14 коммутаторы на вход преобразователя 15 кода. При условии

0 отсутствия сигнала Запрос по обратному каналу 24 второй регистр 11 сдвига разрешает работу первого 8 и второго 13 коммутаторов и запрещает работу третьего коммутатора 14.

5 При запросе приемной стороны по обратному каналу 24 триггер 7 блокировки переводится в единичное состояние и происходит запрет работы первого 8 и второго 13 коммутаторов и разO решение работы третьего коммутатора 14. Управление работой второго регистра 11 сдвига осуществляется импульсами, соответствующими окончанию стартстопного цикла, вырабатываемыми первым регистром сдвига 10, которые поступают через открытый третий элемент И 16, что. соответствует повторной передаче информации по прямому каналу 23.

При поступлении очередной кодовой комбинации простого пятиэлементного кода в конце стартстопного цикла информация с блока 12 накопителей в параллельном виде через соответствующие второй 13 и третий 14 коммутаторы проключается на вход преобразователя 15 кода. Каждой кодовой комбинации исходного простого пятиэлементного кода присваивают свой

0 номер. С помощью преобразователя 15 кода происходит дешифрация накопленной комбинации в блоке 12 накопителей в одну из 33 возможных (преобразователь -из пяти в тридцать две).

5 Проключение выходов преобразователя 15 кода по входам первого 18 и второго 19 шифраторов производится импульсом считывания, снимаемым с

С помощью первого 18 и второго 19 шифраторов производится преобразование в двухпозиционный i, j код, где местоположение i, j перехода определяет передаваемый кодовый символ.

Для обнаружения ошибок в канале вводится третий k-и переход, который вычисляется в решающем блоке 20 по следукяцему алгоритму

А. k() по mod Ав, (D, где коэффициенты Ai, Ал, . определяются параметрами ошибок в канале связи и требуемой верностью передачи.

Номер, соответствующий k-смене полярности, полученный в результате вычисления по (1) в решающем блоке 20, определяет номер ячейки третьего регистра 21 сдвига, в которую следует записать единицу.,

Формирование местоположения переходов i, j, k можно производить также с помощью соответствующей кодовой таблицы и шифраторов. Информация о номере комбинации источника информации 5, подлежащей передаче, закладывается в комбинации местоположения Трех информационных переходов (i, j, k) на интервале времени стартстопного цикла Тц.

С выхода первого элемента И 2 тактовые импульсы с частотой следования , где д - единичный элемент, используемый при формировании сигналов в кодовых словах, число возможных кодовых слов при этом составляет 2 , но выбираются только те, которые удовлетворяют условию (1), поступают на управляющий вход С третьего регистра 21 сдвига, и информация в виде переходов последовательно считывается с его выхода на вход выходного триггера 22. С помощью импульса, снимаемого с выхода перво.го регистра 10 сдвига, соответствующего началу стартстопного цикла, и импульсов с выхода третьего регист ра сдвига 21 непрерывно формируются и передаются в прямой канал трехэлементные многопозиционные кодовые комбинации. Длительность элемента, соответствующего пусковому элементу стартстопной комбинации определяется

1258 10

расстоянием от сигнала Конец-начало стартстопного цикла до момента появ ления п-го перехода с выхода третьего регистра 21 сдвига. Расстояние

между i и j, j и k переходами, k-м переходом и сигналом Конец-Начало цикла выбрано не менее .

Следовательно, в прямой канал 23 непрерывно поступают сформированные

стартстопные кодовые комбинации с постоянным числом пepexJДOв ХММ (характеристических моментов модуляции) . Из общего числа возможных реализаций отбираются только сигналы,

5 в которых число переходов равно четырем, местоположение переходов удовлетворяет условию (1), и расстояние между t, j, k переходами не меньше чем to на интервале стартстопного цикла ис0 ходного кода. С выхода выходного триггера 22 сигнал поступает в прямой канал 23.

Информация с прямого канала 23 связи поступает на входной триггер 27,

5 где осущестЕЛяется временная привязка фронтов принимаемьк единичных элементов к генератору 25. С помощью первого 28 и третьего 32 дифференцирукйцих блоков производится вьщелеQ ние фронтов принимаемого сигнала (переходы из единицы в ноль - типа старт и переходы из ноля в единицу) . Стартовый, переход, пройдя первый дифференцирующий блок 28, устанавливает триггер 31 управления в единичное состояние, тем самым разрешая прохождение тактовых импульсов с генератора 25 на входы с первого регистра 33 сдвига. Цикл работы первого регистра 33 сдвига выбран равным , где N - количество ячеек первого регистра 33 сдвига, равное числу возможного местоположения характеристических моментов восста. -новления (ХМВ) в принимаемой кодовой комбинации, ад- длительность единичного элемента преобразованного . кода. С помощью второго дифференцирующего блока 29 выделяется переход,

записывающий единицу в первую ячейку первого регистра сдвига 33 по р-входу.

Под действием управляющих импульсов по входу С первого регистра 33 сдвига на его выходах поочередно

появляются импульсы, управляющие приемной стороной системы в целом. Выходы первого 28 и третьего 32 дифференцирую ф1х блоков объединены первым элементом ИЛИ 30, с выхода которого стартовьш и i, j, k информационные переходы принимаемой кодовой комбинации записываются по входу D четвертого регистра 36 сдвига. Одновременно с работой первого регистра 33 сдвига начинает работу и четвертый регистр 36 сдвига от импульсов, поступающих по С-входу. Четвертый регистр 36 сдвига вырабатывает зоны величиной и с таким рас четом, чтобы принимаемые i, j и k переходы находились в середине зон анализа л. Номера зон и, в которых принимаются i,. j и k переходы, запоминаются в ячейках четвертого регист ра 36- сдвига, который является накопителем. Параллельно номера этих зон (ячеек) поступают на решающий блок 4 в котором проверяется условие (1). При невыполнении этого условия формируется сигнал запроса (сигнал Оши ка), т.е. решающий блок 42 преобразует номера i, j, k ячеек четвертого регистра 36 сдвига в номер кодовой комбинации простого пятиэлементного кода. На выходе решающего блока 42 появляется сигнал, соответствующий номеру кодовой комбинации кода МТК-2 вырабатываемой источником 5 информации. Проключение входов и выходов решающего блока 42 производится импульсом считывания, снимаемым с первого регистра сдвига 33 с выхода f после записи в четвертый регистр 36 последнего k-момента смены полярности в принимаемой кодовой комбинации преобразованного кода. Вькоды преобразователя кода 43 по ключены к S-входам ячеек третьего ре гистра сдвига 35. Преобразование про изводится в очередном стартстопном цикле с помощью пяти управляющих импульсов, вырабатываемых первым регистром 33 сдвига с выходов п, которые соответствуют моментам смен поля ностей единичных элементов в комбина ции пятиэлементного кода, вьщаваемого потребителю информации 46, через выходной согласующий 6jfoK 45. Импуль сы поступают по С-входам третьего регистра 35 сдвига через коммутатор при отсутствии сигнала блокировки, снимаемого с выхода второго регистра сдвига. С выхода последней ячейки третьего регистра 35 сдвига информация в виде единичных переходов, соответствующих ХМВ простого кода МТКпоступает на вход выходного согласую щего блока 45, с помощью которого формируется стартстопная кодовая комбинация, выдаваемая потребителю 41 информации. В конце стартстопного цикла первый регистр сдвига 33 вырабатывает импульс по выходу е, сбрасывающий триггер 31 и первый 33 и четвертый 36 регистры сдвига в исходное состояние. Если же во время считывания информации ни на одном из выходов решающего блока 42 не появляется сигнал, что соответствует приему неразрешенной комбинации (которая не соответствует кодовой таблице на передаче), то импульс с выхода h первого регистра сдвига 33, пройдя второй элемент И 37 и второй элемент ИЛИ 38, устанавливает триггер 41 блокировки в единичное состояние. Триггер 41 блокировки формирует сигнал запроса для передающей стороны по обратному каналу 24. Выход триггера 41 блокировки также подключен к входу второго регистра сдвига 34, формирукяцего сигнал блокировки по входу коммутатора 44. При этом на время повторения кодовых комбинаций по прямому каналу 23 запрещается считывание информации потребителю 46 информации. Установка триггера 41 блокировки в исходное состояние производится импульсом, соответствующим,концу приема стартстопной кодовой комбинации. Так как на передающей стороне формируются комбинации с пос гоянным числом (равно четырем) ХММ, то на приемной стороне производится анализ количества ХМВ в пределах стартстопного .цикла . Для этого служит счетчик 39, емкость которого равна четырем и на вход которого поступают фронты единичных элементов, формируемые первым 28 и третьим 32 дифференцирующими блоками. В конце стартстопного цикла счетчик 39 устанавливается в исходное состояние. Если же за время приема стартстопного цикла количества ХМВ отличается от четырех, то импульс, снимаемый с выхода h первого регистра сдвига 38, пройдя третий элемент И 40 и второй элемент ИЛИ 38, также устанавливает триггер 41 блокировки в единичное состояние, что соответствует формированию сигнала запроса и блокировки приемной стороны системы. Известно, что эффективная скорость передачи R в системах передачи дискретной информации с обратной связью (по прототипу), использующих для обнаружения ошибок избыточные коды, определяется избыточностью применяемого кода у и потерями на переспросы у

е 1

.)Л -..J. (2)

(TvcJa п М Ред-ш

1 -Р

ОШ.«)Ц.

которые, в свою очередь, определяются вероятностью ошибочного приема кодового слова оц1..,ц .

При использовании предложенной системы эффективная скорость передач определяется только лишь потерями п В вьфажении (2) К - число информационных , an- общее число элементов кодового слова избыточного кода М - число повторяемых кодовых слов при перепросе.

Для уменьшения потерь достоверноети и снижения потерь пропускной способности канала в предложенной системе вводится трехэлементный многопозиционный бинарный код.

При этом на передающей стороне формируются кодовые слова с постоянным числом ХММ, равным четырем (одного стартового и трех i,j,k информационных переходов). При приеме кодового слова проверяется условие (1) и условие яостоянства числа ХМВ в кодовой комбинации, что позволяет обнаруживать ошибки любой кратности либо исправлять однократные ошибки.

Под однократной ошибкой в данном случае следует понимать смещение в результате искажений любого одного из i, j, k переходов на величину, кратную U.

Так как в предложенной системе ,то даже при вероятности ошибочного приема на знак 10 (т.е. на каждые 100 переданных знаков один принимается с ошибкой) эффективная скорость передачи При . Если зачесть, что при уменьшении длительности кодового сигнала Д число временных позиций на интервале времени Т0 простого кодового слова увеличивается, то объем кодового словаря N можно передать за время ,. Коэффициент использования времени для передачи одного кодового слова представляет собой отношение liJJ

, при этом пропускная способ Тц.

ность определяется вьфажением у

о

и может быть 1, что соответствует приросту оёъема передаваемой информации.

0 Таким образом, применение предложенной системы позволяет повысить эффективность использования каналов связи, а следовательно, и помехоустойчивость передачи.

23