Адаптивный импульсно-кодовый модулятор Советский патент 1984 года по МПК H03K13/22 H03K13/01 

1 Изобретение относится к импульсной технике и может быть использовано при преобразовании аналоговых сиг налов в цифровую форму. По основному авт. св. № 790282 известен адаптивный импульсно-кодоный модулятор, содержащий блок дельта-модуляции, вход которого соединен с шиной входного сигнала, два генератора импульсов, реверсивный счетчик и дцскретизатор, синхронизирующий вход которого соединен с выходом первого генератора импульсов, выход второго генератора импуль сов соединен с синхронизирующим входом блока дельта-модуляции, выход дискретизатора соединен с шиной выходного сигнала, а также управляемый делитель, причем выход блока дельтамодуляции через управляемый делитель соединен с входом реверсивного счетчика, выход которого соединен с входом дискретизатора и с управляющим входом управляемого делителя щ. Известное устройство характеризуется узкими функциональными возможностями, вьфажающимися в отсутствии выхода с последовательностью дифференциальной импульсно-кодовой модуляции (ДИКМ)... Целью изобретения является расширение функциональных возможностей устройства. Поставленная цель достигается тем НТО в адаптивный импульсно-кодовый модулятор введены блок арифметического вычитания, элемент задержки, дешифратор импульсно-кодовой модуляции (ИКМ), последовательный регистр импульсно-кодовой модуляции, регистр сдвига, дешифратор дифференциальной импульсно-кодовой МОДУЛЯЩ1И и последовательный регистр дифференциальной импульсно-кодовой модуляции, причем вход дешифратора импульсно-кодовой модуляции, последовательно соединенного с последовательным регистром импульсно-кодовой модуляции, подключен к первому выходу дискретизатора, второй выход которого соединен с первым входом блока арифметического вычитания и через элемент задержки с вторым входом блока арифметического вычитания, выход которого через последовательно соединенные регистр сдвига, дешифратор дифференциальной импульсно-кодовой модуляции и последовательный регистр дифференциальной 86. 2 импульсно-кодовой модуляции соединен с выходной шиной последовательности дифференпиальнрй импульсно-коповой модуляции, а выход последовательного регистра импульсно-кодовой модуляции соединен с выходной шиной последовательности импульсно-кодовой модуляции. . На представлена блок-схема устройства. Устройство содержит блок 1 дельта юдуляцин, вход которого соединен с выходом первого генерато- . ра 2 импульсов, а выход - с первым входом упраляемого делителя 3, выход которого подключен к входу реверсивного, счетчика А. Выход реверсивного счетчика 4 подключен к второму входу управляемого делителя 3 и к синхронизирующему входу дискретизатора 5, вход которого соединен с выходом второго генератора 6 импульсов, первый выход через последовательно соединенные дешифратор 7 импульсно-кодовой модуляции (ИКМ) и последовательный регистр 8 ИКМ подключен к выходной шине 9 ИКМпоследовательности, а второй выход к первому входу блока 10 арифметического вычитания и через элемент 11 задержки к второму входу блока 10 арифметического вычитаяия. Выход блока to арифметического вычитания через последовательно соединенные регистр 12 сдвига, деш «| ратор 13 ДИКМ и последовательный регистр 14 ДИКМ соединен с выходной шиной 15 ДИКМ-последовательности. Устройство работает следующим образом. Аналоговый сигнал поступает на вход блока 1 дельта-модуляции (ДМ), который осуществляет преобразование его в цифровой дельта-поток. Импульсы дельта-потока поступают на вход управляемого делителя 3, коэффициент деления которого изменяется в соответствии с законом кодирования и управляется с выхода реверсивного счетчика 4, В реверсивном счетчике 4 определяется разность положительных и отрицательных импульсов с выхода блока 1 ДМ. Эта разность соответствует мгновенному значению входного аналогового сигнала в данной точке дискретизации, определяемой в соответствии с теоремой Котельникова. Дискретизатор 5 производит

3

трансляцию параллельного кода с выходов реверсивного счетчика 4 в последовательность импульсов ИКМ.

Разрядность выходной последовательности дискретизатора 5 больше, чем разрядность выходной ИКМ-последовательности. Дополнительные символы выходной последовательности дискретизатора 5 необходимы для достижения более точного соответствия (например, с десятыми частями шага квантования) выходной последовательности дискретизатора 5 мгновенному значению входного аналогового сигнала, а следовательно, и для устранения дополнительной погрешности квантования, возникающей при арифметическом вычитании чисел обычной ИКМпоследовательности, при формировании последовательности ДИКМ. Это позволяет достичь мощности .шума квантования последовательности ДИКМ не превышающей мощность шума квантования ИКИ-последовательности.

Выходная последовательность дискретизатора 5 с второго выхода последовательным кодом поступает непосредственно и через элемент 11 задержки на время, равное цикловому периоду, на блок 10 ариф27086 4

метического вычитания для формирования последовательности ДИКМ. Разностный сигнал ДИКМ записывается ; в регистр 12.сдвига. 5 Дешифраторы 7 ИКМ и 13 ДИКМ mxn () преобр азуют выходную последовательность дискретизатора 5 и регистра 12 сдвига, состоящую из m символов, в последовательность ИКМ

0 и ДШШ с оценкой погрешности отбрасываемых щ-п младших разрядов, т.е. в дешифраторах 7 и 13 производится округление полученных в дискретизаторе 5 и регистре 12 сдвига после5 довательностей до числа разрядов, передаваем в линию.

. Последовательные регистры 8 ИКМ и 14 ДИКМ преобразуют параллельный код в последовательный и вьпают на

0 выходные шины 9 и 15 соответственно последовательности ИКМ и ДИКМ.

ПредлагаеьоШ адаптивный импульсйокодовый модулятор обладает широкими функциональными возможностями, так

5 как явхшется универсальным кодером дли ИКМ и ДИКМ с единым законом компрессирования, что позволяет, например, упростить обеспечение встречной работы аппаратуры уплотнения с ИКМ с аппаратурой уплотнА ия с фКМ.

АДАПТИВНЫЙ ИМПУЛЬСНО-КОДОВЫЙ МОДУЛЯТОР по авт. св. № 790282, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены блок арифметического вычитания, элемент задержки, дешифратор импульсно-кодовой модуляции, последовательный регистр импульсно-кодовой модуляции, регистр сдвига, дешифратор дифференциальной импульсно-кодовой модуляции и последовательный регистр дифференциальной импульсно-кодовой модуляции, причем вход дешифратора импульсно-кодовой модуляции последовательно соединенного с последовательным регистром импульсно-кодовой модуляции, подключён к первому выходу дискретизато я второй выход которого соединен с первым входом блока арифметического вычитания и через элемент задержки с вторым входом блока арифметического вычитания, выход которого через последовательно соединенные регистр сдвига, дешифратор дифференциальной импульсно-кодовой модуляции и последовательный регистр дифференциальной импульснокодовой модуляции соединен с выходной шиной последовательности диффе(Л ренциальной импульсно-кодовой модуляции, a выход последовательного регистра импульсно-кодовой модуляции соединен с выходной шиной последовательности импульсно-кодовой модуляции .