Адаптивный импульсно-кодовый модулятор Советский патент 1987 года по МПК H03M3/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи информации с импульсно-кодовой модуляцией (ИКМ).

Цель изобретения - упрощение схемной реализации устройства.

На чертеже приведена блок-схема адаптивного импульсно-кодового модулятора ,

Импульсно-кодовый модулятор со- д ержит дельта-модулятор I, первый и второй генераторы 2 и 3 импульсов, делитель 4 частоты, реверсивный счетчик 5, дискретизатор 6, амплитудный ограничитель 7, элемент 8 И, элемент 9 ИЛИ, анализатор 10 сегмента и п сегментных блоков 1J, каждый из которых включает в себя амплитудный ограничитель 1 2 , дельта-модулятор 13, элемент ЗАПРЕТ 14, реверсивный счетчик 15 и элемент И 16, На чертеже показаны вход 17 и выходы 18.

Дельта-модулятор I служит для преобразования входного аналогового сигнала в дельта-модулированный (ДМ) сигнал, с минимальньи шагом квантования .

Дискретизатор 6 по импульсам ге- нератора 3, частота которых выбрана из угловой теоремы Котельникова, пропускает ИКМ-отсчеты на выходы 18.

Анализатор F О предназначен для

f5

20

25

30

лах каждого сегмента, как правило, одинаково. Для кодируемых мгновенных значений разности полярности, но оди накового абсолютного значения разница только в разделе знака.

В соответствии с этим весь динамический диапазон изменений входного сигнала разбивается на п сегментов, в пределах которых результирующая обработка входного сигнала осу ществляется сегментным блоком 11 с постоянным (сегментным) шагом кванто вания сегментного дельта-модулятора 13. При этом i-й сегментный блок 11 может обрабатывать входной сигнал в пределах К сегментов линейно-ломаной характеристики закона кодирования. Максимальная скорость работы сегментных блоков 11, т.е. тактовая ча тота первого генератора 2 импульсов а следовательно, и всего устройства будет определяться количество сегментных блоков и должна позволить отслеживать дельта-модулятором 13 максимальный уровень К-го сегмента закона адаптации.

Шаг квантования дельта-модулятора 13 i-ro сегментного блока 11 зависи от числа п сегментных блоков 11, закона адаптации и, в общем случае, в N раз больше шага квантования дельта-модулятора I. Следовательно,

уровням входного сигнала соответст- if

бора того сегмента закона кодирования 35 вуют п шагов дельта-модулятора 13 {например, закона А-87, f) , который соi-ro сегментного блока П. В связи с этим емкость реверсивного сче чика 15 сегментного блока 11 прини

ответствует уровню входного сигнала. Его основу составляет дешифратор, определяющий номер требуемого сегмента. Выходы этого дешифратора под ключены ко входам соответствующих элементов ИЛИ.

Дельта-модуляторы 13 в сегментных блоках 11 аналогичны дельта-модулятору 1, но выполняют преобразование входного сигнала в ДМ-сигнал с сег- ментньВ4 шагом квантования.

АдаптивньШ импульсно-кодовый модулятор работает следующим образом

Адаптивные ИКК кодеры в основном применяют линейно-ломанное компрессирование, при этом для полуволны ка кдого знака имеется одинаковое число сегментов. В пределах каждого сегмента шаг квантования постоянен. При переходе на соседний сегмент, соответствующий большему уровню Кодируемого сигнала, шаг квантования удваивается. Число шагов квантования в преде

5

0

5

0

лах каждого сегмента, как правило, одинаково. Для кодируемых мгновенных значений разности полярности, но одинакового абсолютного значения разница только в разделе знака.

В соответствии с этим весь динамический диапазон изменений входного сигнала разбивается на п сегментов, в пределах которых результирующая обработка входного сигнала осу ществляется сегментным блоком 11 с постоянным (сегментным) шагом квантования сегментного дельта-модулятора 13. При этом i-й сегментный блок 11 может обрабатывать входной сигнал в пределах К сегментов линейно-ломаной характеристики закона кодирования. Максимальная скорость работы сегментных блоков 11, т.е. тактовая частота первого генератора 2 импульсов, а следовательно, и всего устройства, будет определяться количество сегментных блоков и должна позволить отслеживать дельта-модулятором 13 максимальный уровень К-го сегмента закона адаптации.

Шаг квантования дельта-модулятора 13 i-ro сегментного блока 11 зависит от числа п сегментных блоков 11, закона адаптации и, в общем случае, в N раз больше шага квантования дельта-модулятора I. Следовательно,

вуют п шагов дельта-модулятора 13

i-ro сегментного блока П. В связи с этим емкость реверсивного счетчика 15 сегментного блока 11 приниКмается равной бит

N

и переполнение

достижение старшего разряда) этого счетчика может свидетельствовать о достижении порога перегрузки дельта- модулятора 13 в (1-1)-м сегментном блоке 11.

Амплитудный ограничитель 7 и амплитудные ограничители 12 сегментных блоков 1 ограничивают максимальный уровень входного сигнала дельта-модулятора 1 и дельта-модуляторов 13 сегментных блоков 11 соответственно.

В начальный момент времени анализатор 10 сигналами на своих выходах разрешает прохождение выходного дельта-потока с дельта-модулятора 1 на вход реверсивного счетчика 5 через элементы 8 И, ИЛИ 9, делитель 4

50

55

и выходных дельта-потоков дельта- модуляторов 13 в сегментных блоках 11 на входы соответствующих реверсиВ - ных счетчиков 15 через соответствующие элементы ЗАПРЕТ 14.5

При поступлении на вход устройства сигнала, не превышающего порог пересегментного блока 11 к дельту-моду тору 1 анализатор 10 своими управл ющими выходами установит максимал ный коэффициент деления делителя 4 запретит прохождение на вход счетч 5 дельта-потока с выхода дельта-мо дулятора 13 первого сегментного бл ка 11, а разрешит его прохождение на вход своего сегментного реверси ного счетчика 15 и прохождение дел та-потока с выхода дельта-модулято ра 1 на вход счетчика 5.

Аналогичным образом происходит бота устройства при снижении вход

10

грузки дельта-модулятора 1 переполнения реверсивных счетчиков I5 в блоках 11 не произойдет и обработка входного сигнала будет производиться только дельта-модулятором 1, при этом в.зависимости от числа, записанного в реверсивном счетчике 5, анализатор 10 изменяется коэффициент /5 ного сигнала .после его возрастания

деления делителя 4.

. При повышении уровня входного аналогового сигнала содержимое счетчиков 5 и 15 растет и, допустим, в старшем разряде счетчика 15- первого 20 сегментного блока 11 записывается единица. Это значит, что входной аналоговый сигнал превысил порог nepe-i- грузки дельта-модулятора 1 и обработка должна производится первым сегмент- 25 ным блоком 11. Эта единица с выхода старшего разряда счетчика 15 первого сегментного блока 11 поступает на

и достижения данным сегментом гран цы результирующей обработки входно сигнала дельта-модуляторов I3 сосед них сегментных блоков I1,

В моменты времени, определяемые теоремой Котельникова, второй гене ратор импульсов 3 разрешает прохож дение на вьрсоды 18 ИКМ сигнала (чи ла) с выходов реверсивного счетчик 5. Это число (разность положительны и отрицательных импульсов с выходо соответствующего дельта-модулятора или J3) соответствует мгновенному значению входного аналогового сигна

В моменты времени, определяемы теоремой Котельникова, второй ген ратор импульсов 3 разрешает прохо дение на вьрсоды 18 ИКМ сигнала (ч ла) с выходов реверсивного счетчи 5. Это число (разность положитель и отрицательных импульсов с выход соответствующего дельта-модулятор или J3) соответствует мгновенном значению входного аналогового сиг

соответствукнций управляющий вход

реверсивного счетчика 5 иустанавлива- 30 ла в данной точке дискретизации.

ет на его выходах код, соответствую- Покажем технико-экономическую

щий уровню перегрузки дельта-модулятора I. По выходному сигналу счетчика 5 анализатор 10 устанавливает

коэффициент деления делителя 4 рав- 35 та-модуляторов определяется выраже

ным единице, запрещает прохождение дельта-потока с дельта-модулятора I на вход счетчика 5, а дельта-потока с дельта-модулятора 13 этого сегмент ного блока 11 через его элемент И 16 В дальнейшем коэффициент деления делителя 4 устанавливается анализатором Ю в зависимости от выходного сигнала счетчика 5.

При дальнейшем повышении уровня входного сигнала наступит перегрузка дельта-модулятора 13 первого сегментного блока 11 и анализатор 10 аналогичным образом подключит к результирующей обработке входного сигнлана второй сегментный блок 11 и т.д.

При снижении уровня входного сигнала число в реверсивном счетчи

ке 5 будет уменьшаться и при достижении, например, уровня порога перегрузки дельта-модулятора I, т.е. при переходе границы обработки от первого

384

сегментного блока 11 к дельту-модуля- тору 1 анализатор 10 своими управляющими выходами установит максимальный коэффициент деления делителя 4, запретит прохождение на вход счетчика 5 дельта-потока с выхода дельта-модулятора 13 первого сегментного блока 11, а разрешит его прохождение на вход своего сегментного реверсивного счетчика 15 и прохождение дельта-потока с выхода дельта-модулятора 1 на вход счетчика 5.

Аналогичным образом происходит работа устройства при снижении вход

ного сигнала .после его возрастания

и достижения данным сегментом границы результирующей обработки входного сигнала дельта-модуляторов I3 соседних сегментных блоков I1,

В моменты времени, определяемые теоремой Котельникова, второй генератор импульсов 3 разрешает прохождение на вьрсоды 18 ИКМ сигнала (числа) с выходов реверсивного счетчика 5. Это число (разность положительных и отрицательных импульсов с выходов соответствующего дельта-модулятора I или J3) соответствует мгновенному значению входного аналогового сигна-;

эффективность изобретения при использовании одного сегментного блока. . Условие перегрузки линейных дельнием

dU де -()SF

Mt-iwic

(I)

- скорость изменения входного

сигнала; 5 - шаг квантования; F - тактовая частота.- При синусоидальном входном сигнале

(ЁУ J Mt

.U iS-F, (2)

50

где f - частота входного сигнала;

и - амплитуда входного сигнала. Сравнив () и (2) получим

F-. 23T.f -Н

(3)

Для устройств с ИКМ, использукшщх закон кодирования А 87,6 отношение г 4096, т.е. амплитуда входного сигнала разбивается на 4096

10

уровней (шагов квантования). Следовательно при f 4 кГц, и/б 4096 тактовая частота дельта-модулятора в известном модуляторе должна быть не менее 102,9 мГц. В предлагаемом устройстве при пороге перегрузки дельта-модулятора 1, равном 128 уровней и N 8, тактовая частота делжна быть не менее 6,4 мГц для этого дельта-модулятора 1 и 12,9 мГц для дельта-модулятора 13 сегментного блока II, Следовательно, максимальная тактовая частота должна быть порядка 13 мГц, что в 8 раз меньгае тактовой частоты известного модулятора уже при одном сегментном блоке ив 16 раз меньше при двух сегментных блоках.

Следовательно, для реализации предлагаемого устройства не требуетР 20

t5

.- 25

ся использовать дискретные устроист за СВЧ диапазона, которые из-за необходимости борьбы с переходными помехами получаются относительно сложными и громоздкими

Таким образом, значительное сни жение скорости обработки входных сигналов рассматриваемого устройства при незначительном его структурном усложнении позволяет добиться упрощения схемной реализации.

Формула изобретения

Адаптивный импульсно-кодовый модулятор, содержащий генератор импульсов , выход которого соединен с тактовым входом дельта-модулятора, выход которого подключен к первому входу элемента И, элемент ИЛИ, делитель частоты, реверсивный счетчик, вькоды которого подключены к соответствующим входам анализатора и информационным входом дискретизатора, второй генератор импульсов, выход которого

30

40

затора, выходы которого являются выходами модулятора, о т л и ч

щения схемной реализации устройс в него введены амплитудный ограни тель и п сегментных блоков, кажды из которых выполнен на дельта-мод ляторе, реверсивном счетчике, эл менте И, элементе ЗАПРЕТ и ампли тудном ограничителе, выход котор соединен с информационным входом дельта-модулятора, выход которого подключен к первому входу элеме И и разрешающему входу элемента РЕТ, выход которого соединен с вх реверсивного счетчика, выходы рев сивных счетчиков всех сегмен блоков .подключены к соответствз/ющ установочным входам реверсивного счетчика, второй вход элемента И запрещающий вход элемента ЗАПРЕТ каждом сегментном блоке объединен и подключены к соответствующему в ходу анализатора сегмента, выходы элементов И всех сегментных блоко подключены к соответствующим вхо элемента ИЛИ, выход которого соед с информационным входом делителя частоты, выход которого подключен к счетному входу реверсивного сче ка, (п + })-е и (п + 2)-й выходы анализатора сегмента подключены с ветственно к управляющим входам д теля частоты и второму входу элем 35 И, выход которого соединен с (п+1 входом элемента ИЛИ, выход амплит ного ограничителя соединен с инфо ционным входом дельта-модулятора тактовые входы дельта-модуляторов всех сегментных блоков объединены подключены к выходу первого генер ра импульсов, входы амплитудного раничителя и амплитудных ограничи лей всех сегментных блоков объед

соединен с тактовьм входом дискрети- 45 ны и являются входом модулятора.

Редактор И.Сегляник Заказ П60/56

Составитель О.Ревинский Техред А. Кравчук

Корректор

Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб. , д.4/5

Производственно-полиграфическое предприятие г.Ужгород, ул.Проектная,4

затора, выходы которого являются выходами модулятора, о т л и ч а

0

5

5

0

0

щения схемной реализации устройства, в него введены амплитудный ограничитель и п сегментных блоков, каждый из которых выполнен на дельта-модуляторе, реверсивном счетчике, элементе И, элементе ЗАПРЕТ и амплитудном ограничителе, выход которого соединен с информационным входом дельта-модулятора, выход которого подключен к первому входу элемента И и разрешающему входу элемента ЗАПРЕТ, выход которого соединен с входом реверсивного счетчика, выходы реверсивных счетчиков всех сегментных блоков .подключены к соответствз/ющим установочным входам реверсивного счетчика, второй вход элемента И и запрещающий вход элемента ЗАПРЕТ в каждом сегментном блоке объединены и подключены к соответствующему выходу анализатора сегмента, выходы элементов И всех сегментных блоков подключены к соответствующим входам элемента ИЛИ, выход которого соединен с информационным входом делителя частоты, выход которого подключен к счетному входу реверсивного счетчика, (п + })-е и (п + 2)-й выходы анализатора сегмента подключены соответственно к управляющим входам делителя частоты и второму входу элемента 5 И, выход которого соединен с (п+1)-м входом элемента ИЛИ, выход амплитудного ограничителя соединен с информационным входом дельта-модулятора, тактовые входы дельта-модуляторов всех сегментных блоков объединены и подключены к выходу первого генератора импульсов, входы амплитудного ограничителя и амплитудных ограничителей всех сегментных блоков объединеКорректор Г.Реьчетник

Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи информации позволяет упростить схемную реализацию устройства. Адаптивный импульсно-кодовый модулятор содержит дельта-модулятор 1, генераторы 2,3 импульсов, делитель 4 частоты, реверсивный счетчик 5, дискретизатор 6, элемент И 8, элемент ИЛИ 9 и анализатор 10 сегмента. Введение амплитудного ограничителя 7 и сегментных блоков 11, каждый из которых включает в себя амплитудный ограничитель 12, дельта-модулятор 13, элемент ЗАПРЕТ 14, реверсивный счетчик 15 и элемент И 16,обеспечивает переход на более низкие частоты обработки входного сигнала, что позволяет отказаться от использования СВЧ -элементов при реализации импульсно-кодового модулятора. 1 нл. € (Л 00 О5 ОО СХ) t