Устройство для цифровой фильтрации Советский патент 1987 года по МПК G06F17/17 H03H17/00 

Изобретение относится к вычислительной технике и информационно-измерительным системам и может быть использовано в системах для цифровой обработки сигналов, в частности изображений.

Цель изобретения - повышение точности работы устройства.

На фиг.1 представлена структурная схема устройства; на фиг.2 - схема цифрового фильтра второго порядка; на фиг.З - схема блока элементов И; на фиг.4 - входной элемент задержки; на фиг.З - элементы за- держки; на фиг.6 - временные диаграммы, поясняющие работу устройства.

Устройство содержит (фиг.1) пер- вьй 1, второй 2, третий 3 и четвертый 4 сумматоры, входной элемент 5 задержки, первый 6 и второй 7 элементы задержки, группу цифровых фильт- ров 8 второго порядка, первую группу умножителей 9, четвертую 10 и пятую 11 группы сумматоров, блок 12 элементов И, вход 13, который является входом устройства, входы 14-16 задания коэффициентов устройства первой, второй и третьей групп

ветственно, выход 17.

Цифровой .фильтр 8 второго порядка содержит (фиг.2) элементы 18, 19 и 20 задержки соответственно первой, второй и третьей групп элементов задержки, умножители 21 и 22 соо тветст- венно второй и третьей групп умножителей, сумматоры 23, 24, 25, 26 и 27 первой, второй третьей, шестой и седьмой групп сумматоров соответственно, вход 28 и выход 29.

Блок 12 элементов И (фиг.З) содержит элемент И 30 и группу элементов И 31.

из единицы в указанном кольце, т.е. 1 ходной элемент 5 задержки (фиг.4) 45 такой элемент, для которого число

содержит группу сдвиговых регистров 32, группу элементов НЕ 33, тактовый вход 34 и вход 35 сброса. DR - вход регистра 32 при сдвиге вправо,- Q 1 - d-й информационный выход.

Первьш 6 или второй 7 элемент задержки либо элементы 18-20 задержки первой, второй или третьей группы соответственно элементов задержки (фиг.5) содержит регистр 36, группу элементов НЕ 37, тактовый вход 38 и вход 39 сброса. Буквы D и Q обозначают информационные входы и выходы соответственно регистра 36.

Тактовые входы 38 первого и второго элементов задержки и Ьсех. элементов задержки первой, второй и третьей групп элементов задержки объединены. Объединены также входы 39 сброса первого и второго элементов задержки первой, второй и третьей групп элементов задержки.

Все сумматоры на фиг.1, 2 являются р-разрядными, множимое и множитель во всех умножителях - также р-разрядные слова. Связь, перечеркнутая косой чертой, обозначает связь р-разрядов, т.е.первый выход соединен с первым входом, второй выход - с вторым входом,..., р-й вход - с р-м входом.

Структурная схема устройства для цифровой фильтрации описьшается выражением

.cJ/2H(Z)-(1-Z)(I-Z)

+ ()- -H(i+z)

коэффициенты для которого находят следующим образом:

оГ-1

,-1 1,. а d (n)

tlrO

с.

m

2Re a);

ftn, -2Re (- Tn 2ReUn.

n)m5

(2)

Bee вычисления в выражениях (2) и (1) при подстановке вместо перемен- ной Z некоторого числа проводятся в кольце целых комплексных чисел по модулю числа 2 - 1. Через f обозначен первообраз1а 1Й корень степени d

0

d является наименьшим положительным числом с условием - 1. Через X обозначен элемент,обратный элементу X в кольце многочленов от переменной

Z над кольцом целых комплексных чисел

,Р.

по модулю 2 - 1, Re { } - действительная часть числа; h(n) - промасщта и- рованные и округленные до целых (действительных) чисел отсчеты импульс- 5 ной характеристики устройства; d - длина импульсной характеристики, причем d - длина импульсной характеристики, причем d должно делить нацело .. 2 Р.

31363248

того, чтобы на выходе устройс(-1

п м 5 д

Y(n)

h(k)X(n-k)

получалась правильная арифметическая свертка, необходимо, исходя из возможных значений Х(п) и h(n) выбрать соответствующий модуль М 2 - 1, который выбирается согласно выражению:

d(М-1 )/2 -7, /х(п) /maxZI/h(k) /. (3

При выборе модуля согласно (3) результат может находиться в предела от О до М-1. Число О Y (М-1)/2 интерпретируется как положительное число Y, а число (М+1)/2 Y 4:М-1 - как отрицательное число - (M-Y). Точ но так же должны представляться входные отсчеты и отсчеты импульсной характеристики. Указанное представление - это представление в виде р-разрядного обратного кода.

Устройство для цифровой фильтрации работает следующим образом.

Перед началом работы производится сброс в нуль входного элемента 5 задержки, первого 2 и второво 3 эле ментов задержки, элементов 18,19 и 20 задержки соответственно первой, второй и третьей групп элементов задержки (фиг.6), т.е. принимается, что

X(-d)X(-d+l)X(-d+2)

...(-1)0.1-й(,1,2,...)

такт работы устройства начинается с приходом на его вход 13 отсчета Х(1). Далее происходит последовательное срабатьшание комбинационных схем от входа 13 к выходу 17 устройства. В процессе срабатьшания комбинационных схем никгисой записи информации в элементы 2,3,5,18,19,20 задержки не происходит. На входы соответствующих комбинационных схем поступают значения с выходов элементов 2,3,5,18,19,20 задержки, записанные в них в (1-1)-м такте (,2,...). В случае нулевого такта на выходах указанных элементов задержки - нулевые значения после начального сброса Запись информации в элементы задержки осуществляется с помощью тактовых импульсов, подаваемых на входы 34 и 38 СФИГ.6).

5 задержки,.реализует пере- что является

Часть устройства, состоящего из первого сумматора 1 и входного элементадаточную функцию 1-Z ,

первым сомножителем в (1). Это равносильно реализации следующего со- отнощения между входной Х(1) и выходной и(1) последовательностями для данной части устройства:

U(l)X(l)-X(l-d)

На вход 13 устройства поступает отсчет Х(1). На выходе входного элемента 5 задержки перед началом 1-го такта имеется задержанный отсчет - X(l-d). Знак минус реализуется введением группы элементов НЕ 16.

Сумматор 1 производит сложение Х(1) и -X(l-d) по модулю 1. Сложение происходит за время, равное последовательному суммированию двух пар слов. Сначала суммируются посту- пающие числа, причем на выходе переноса сумматора 1 может появиться сигнал логической единицы. Так как вес единицы равен 2, что совпадает с единицей по модулю , то выход переноса сумматора 1 связан с его входом переноса. Появившийся пер е- нос прибавляется к результату суммы сумматора I. Таким образом, на выходах суммы сумматора 1 имеем число и(1) Х(1) - X(l-d) по модулю 1, которое поступает на входы второго 2 и третьего 3 сумматоров и цифровых фильтров 8 второго порядка.

Далее (,d/2) цифровой фильтр 8 второго порядка реализует передаточную функцию (l- .Z +

it

+ Z ) (l+(i- Z), что является сомножителем одного из слагаемых вто - рого сомножителя в выражений (1 ) Это равносильно реализации следующего соотношения между входной U(l) и выходной V(l) последовательностями для цифрового фильтра второго порядка:

V(l) 3..V(l-l)-V(l-2)+U(l) + f/i., U(l-l).

На вход 28 цифрового фильтра второго порядка поступает отсчет U(l) X(l)-X(l-d).На вькоде элемента 18 задержки перед началом 1-го такта

5 ,J363248

имеется отсчет U(l-l), на выходе эле- Перенос d/2-го сумматора 10 чет- мента 19 задержки - отсчет V(l-l), . вертой группы ирябазляе ся к числу.

на выходе элемента 20 задержки - отсчет -V(l-2) (так как используются инверсные выходы элемента 20 задержки).

Умножитель 22 формирует 2р-разряднЪе произведение(, и(1-1) . Так как однозначность возникает из-за ра- 2 ° совпадает с единицей по модулю 10 венства числа 1 1 ... 1 с нулем по , то 2 (,p-l) совпадает

р раз

. f

с 2. Поэтому для приведения получен-дулю 2-1.

ного произведения по модулю 2 - 1 Блок 12 заменяет это число на

необходимо к младшим р разрядам при-нуль, а остальные числа пропускает

бавить старшие р разрядов. Это вы- 15без изменений. Действительно при ч

полняет сумматор 27. Таким образом,

у54ножитель 22 и сумматор 27 вместе

образуют умножитель по модулю 2 - 1

Сумматор 23 складьшает величины

указанном числе на выходе элемента И 30 и на выходах элементов И 31 - логические нули. В остальных случаях на выходе эле мента И 30 - логическая

и(1) , и(1-1) по модулю , 20 единица и разряды числа пропускаются а сумматор 25 - величины U(l) + на выходы элементов И 31 без изме+/bj.U(l-l) и -V(l-2). Умножитель 21 нений.

и сумматор 26 формируют произведение выходе 17 получаем отсчет y;,V(l-l) по модулю 1. Сумматор 25 Y(l) выходной последовательности .устройства для цифровой фильтрации.

После этого производится запись в элементы 5,6,7,18,19,20 задержки значений отсчетов, сформировавшихся

мент 6 задержки реализует передаточ- 30 в 1-м такте на их входах, для испольную функцию (1-Z)- , являющуюся сомно- зования этих значений в (1+1)-м так- жителем первого слагаемого второго сомножителя в выражении (1).

Третий сз мматор 3 и второй элемент 7 задержки реализуют передаточную 35 функцию (1+Z) , являющуюся сомножителем последнего слагаемого второго сомножителя в вьфажении (П.

Умножители 9 и соответствующие им сумматоры 11 формируют произведения величин на выходе второго суммаV - т 24 складьшает величины U(l) +

+/i. U(l-l)-V(l-2) и V(l-l)

1-10;-, Второй сумматор 2 и первый элете. На этом 1-й такт работы устрой-, ства заканчивается.

Формула изобретения

Устройство для цифровой фильтрации, содержащее первый, второй и третий сумматоры, входной элемент 4Q задержки, первый и второй элементы задержки, первую, вторую и третью

тора 2, выходах цифровых фильтров 8группы умножителей, первую, вторую,

второго порядка и выходе третьего .третью и четвертую группы сумматосумматора 3 на соответствующие коэф-Р° первую, вторую и третью группы

фициенты первой группы a,d,, d 45элементов задержки, причем выход

ВХОДНОГО элемента задержки подключен к первому входу первого сумматора, выход суммы которого подключен к первому входу i-ro (,d/2, d С//М ill

ВХОДНОГО элемента задержки подключен к первому входу первого сумматора, выход суммы которого подключен к первому входу i-ro (,d/2, d Сумматоры 10 четвертой группы сумматоров складьгоают полученные про- . изведения. Первый из сумматоров чет- gg длина импульсной характеристики) сум- вертой группы складьшает первые два матора первой группы, входу i-ro эле, произведения, затем второй из сумматоров четвертой группы к полученной

сумме прибавляет третье произведение

мента задержки первой группы, первым входам второго и третьего сумматоров , выходы суммы которых подключены и т.д. Перенос k-ro (,d/2-l) сум- gg к входам соответственно первого и матора 10 четвертой группы,, имеющий второго элементов задержки и к пер- вес единицы по модулю 1, пере- вым входам соответственно первого дается на вход переноса {k+l)-ro сум- и (d/2 + 1)-го умножителей первой матора этой же группы.. группы, вторые входы которых являполученному на его выходах суммы, с с помощью четвертого сумматора 4.

Блок 12 элементов И служит для устранения неоднозначности представ- ; ления нуля по модулю 2 - 1. Эта нев 1-м такте на их входах, для использования этих значений в (1+1)-м так-

те. На этом 1-й такт работы устрой-, ства заканчивается.

Формула изобретения

Устройство для цифровой фильтрации, содержащее первый, второй и третий сумматоры, входной элемент задержки, первый и второй элементы задержки, первую, вторую и третью

элементов задержки, причем выход

ВХОДНОГО элемента задержки подключен к первому входу первого сумматора, выход суммы которого подключен к первому входу i-ro (,d/2, d длина импульсной характеристики) сум- матора первой группы, входу i-ro элеются входами задания соответственно первого и d/2+l)-ro коэффициентов первой группы устройства, входом .задания i-ro коэффициента первой группы которого является первый вход i-ro умножителя первой группы, второй вход которого подключен к выходу i-ro сумматора второй группы,и соединен с входом i-ro элемента задержки второй группы, вход которого подключен к первому входу i-ro умножителя второ й группы и входу i-ro элемента задержки третьей группы, выход которого подключен к первому входу i-ro сумматора третьей группы, выход которого подключен к первому входу i-ro сумматора второй группы, выход переноса которого подключен к входу переноса i-ro сумматора второй группы, выход переноса.i-ro сумматора третьей группы подключен к входу переноса i-ro сумматора треть.- ей группы, вторрй вход которого подключен к выходу i-ro сумматора первой 25 ства, информационным выходом которогруппы, выход переноса которого подключен к входу переноса i-ro сумматора первой группы, выход i-ro элемента задержки первой группы подключен . к первому входу i-ro умножителя третьей группы, второй вход которого является входом задания i-ro коэффициента второй группы устройства, входом задания i-ro коэффициента

третьей группы которого является вто- 35 (1+О-го сумматора пятой группы, рой вход i-ro умножителя второй груп- выходы старших и младших разрядов

пы, выход переноса первого сумматора подключен к входу переноса первого сумматора, второй вход которого соединен с входом входного элемента задержки и является информационным входом устройства, выходы первого и второго элементов задержки подключены к вторым входам соответственно второго и третьего сумматоров, выходы переноса которых подключены к входам переноса соответственно второ32488

го и третьего сумматоров, выход переноса и выход суммы i-ro сумматора четвертой группы подключены соответственно к входу переноса и первому входу (i+l)-ro сумматора четвертой группы, отличающееся тем, что, с целью повьшения точности, в него введены пятая, шестая и седьмая 10 группы сумматоров, четвертый сумматор и блок элементов И, выходы старших и младших разрядов j-ro (i

2,d/2+2) умножителя первой группыпод ключены соответственно к первому и

второму входам .i-ro сумматора пятой Группы, выход переноса которого подключен к входу переноса j-ro сумматора пятой группы, выход суммы первого сумматора пятой группы под-,

ключей к первому входу первого сумматора четвертой группы, вход переноса которого соединен с первым входом четвертого сумматора и является входом задания логического нуля устройго является выход блока элементов И, входы которого подключены к выходам соответствующих разрядов четвертого сумматора, второй вход и вход пере- носа которого подключены соответственно к выходу сз ммы и выходу переноса d/2-го сумматора четвертой группы,, второй вход 1-го(,d/2+1) сумматора которой подключен к выходу

i-x умножителей второй и третьей групп подключены соответственно к первому и второму входам i-x сумматоров соответственно шестой и седьмой групп, выходы которых подключены к вторым входам i-x сумматоров соот- ветственно второй и первой групп, а выходы переносов i-x cyMMaTqpoB шестой и седьмой групп подключены к входам переноса i-x сумматоров соответственно шестой и седьмой групп.

Фиг.2

Изобретение относится к вычислительной технике и информационно- измерительным системам и может быть использовано в системах для цифровой обработки сигналов, в частности изображений. Цель изобретения - повышение точности работы устройства. Поставленная цель достигается за счет того, что в состав устройства входят сумматоры 1-4, входной элемент задеряжи 5, элементы задержки 6,7, группа цифровых фильтров 8 второго порядка, группа умножителей 9, группы сумматоров 10,11, блок элементов И 12, вход 13, входы задания коэффициентов 14,15,16, выход 17. 6 Ш1. с S (П П со О5 СО N5 00 Udj& йл./

ЗГ

Фиг ,3

Разряды Входного Х{п}

-yV

l HSepcHbie разряды адертанново omct/e/rra х (

фиг. If

фиг. 5

Фиг. 6