Устройство для контроля амплитудных характеристик Советский патент 1984 года по МПК G01R27/28 H04B3/46 

2. Устройство по П.1, отличающееся тем, что адаптивный блок синхронных импульсов выполнен в виде формирователя напряжения, вход которого является входом блока, а выход формирователя подключен к входу триггера коммутации блока памяти/ выход которого является п-м входом блока, и к п-1 входам триггеров-формирователей времени, выход каждого из которых соединен с входом соответствующего триггера-формирова теля управлякяцих напряжений, выходы которых являются п-1 выходами блока.

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АМПЛИТУДНЫХ ХАРАКТЕРИСТИК, содержащее источник линейно-убывающего п ступенчатого напряжения, выход которого подключен к входной клемме устройства, детектор, вход которого под ключей к выходной клемме устройства, и регистратор,о тличающееся тем, что, с целью сокращения времени контроля, в него введены блок памяти. линейный делитель напряжения, п-1 элементов сравнения и ключей, элемент ИЛИ и адаптивный блок синхронных импульсов, при этом первый выход детектора подключен к первым входам элементов сравнения и к входу блока памяти, выход которого подключен к входу линейного делителя напряжения,а п-1 выходов делителя напряжения соединены с вторьми входами элементов сравнения, выход каждого элемента сравнения через соответствующий ключ подключен к входу элемента ИЛИ, выход которого соединен с входом регистратора, второй выход детектора подключен к входу адаптивного блока синхронных импульсов, п-1 выходов которого соединены 5g с управлякяцими входами ключей, а п-й выход подключен к управляющему сЛ входу блока памяти.

Изобретение относится к технике измерений и может быть использовано для контроля амплитудных характеристик каналов связи с переменными параметрами. Известно устройство для измерени амплитудной характеристики канала связи MHoroiKанальной системы, которое содержит генератор синусоида|ЛЬного сигнала, аттенюатор и последовательно соединенные генератор импульсного сигнала и преобразователь W ас то ты, блок., ре гул иров к и уров н я и; последовательно соединенные первый квадратор, первый интегратор и второй квадратор и последов а те ль но сое диненные третий квадратор, второй интегратор и измеритель отношений уровней, при этом выход генератора синусоидального сигнала соединен с вторым входом преобразователя частоты, выход которого соединен с входом аттенюатора, выход блока регулировки уровня соединен с входо первого квадратора, выход которого соединен с входом третьего квадратора, а выход второго квадратора соединен С вторым входом измерителя отношения уровней ij . . Однако это устройство характеризуется недостаточными скоростью и точностью измерений. Наиболее близким к предлагаемому .является измеритель амплитудных характеристик , содержащий источник ступенчато меняющегося напряжения, выход которого подключен к исследуе мому и эталонному четырехполюсникам Последовательно соединенные детекто коммутатор и интегратор, а также и точник опорного напряжения, выход которого соединен с коммутатором, п ледовательно, соединенные делитель, полнительный коммутатор и логарифми ческий усилитель, последовательно соединенные 5шравляемый генератор, реверсивный счетч.ик и регистрирующи узел, причем выходы эталонного и исследуемого четырехполюсн-иков подключены к дополнительному коммутатору и делителю соответственно, выход логарифмического усилителя детектору, а выход интегратора - к управляемому генератору 2 . Недостатками этого устройства являются низкая точность измерений и значительное время контроля. Цель изобретения - сокращение врврмени контроля амплитудных характеристик каналов связи с переменными параметрами. Цель достигается тем, что в устройство для контроля амплитудных характеристик, содержащее источник линейно убывающего п-ступенчатого напряжения, выход которого подключен к входной клемме устройства, детектор, вход которого подключен к выходной клемме устройства, и регистратор, введены блок памяти, линейный делитель напряжения, п-1 элементов сравнения и ключей, элемент ИЛИ и адаптивный блок синхронныхимпульсов, при этом первый выход детектора подключен к первым входам элементов сравнения и к входу блока памяти, выход которого подключен к входу линейного -делителя напряжения, а п-1 выходов делителя напряжения соединены с вторыми входами элементов сравнения, выход каждого элемента сравнения через соответствующий ключ подключен к входу элемента ИЛИ, выход которого соединен с входом регистратора, вгорой-выход детектора подключен к вуоду адаптивного блока синхронных импульсов, п-1 выходов которого соединены с управляющими входами ключей, а п-й выход подключен к управлякндему входу блока памяти. I При этом адаптивный блок синхронных импульсов выполнен в виде формирователя напряжения, вход которого является входом блока, а выход формирователя подключен к входу триггера коммутации блока памяти, выход которого является п-м выходом блока, и к 1 -1 входам триггеровформирователей времени, выход каждого из которых соединен с-входом соответствукмдего триггера-формирователя управляющих напряжений, выходы которых являются h -1 выходами блока.