Ассоциативный запоминающий элемент Советский патент 1984 года по МПК G11C15/04 

Изобретение относится к вычислительной технике, в частности к устройствам памяти.

Известен ассоциативный запоминаюий элемент, содержащий прп - ирпр- 5 транзисторы ClJ.

Недостатком этого элемента являет-я то, что -используемые (пр -транзисторы должны иметь высокие прямой и ингх версный коэффициенты усиления, что выполнить достаточно непросто. Кроме того, из-за невысокого быстродействия рпр-транзисторов велико время считыва.ния информации.

Наибопее близким техническим ре- 15 шением к изобретению является ассоциативный запоминающий элемент, представляющий собойсочетание ТТЛтриггера, выполненного на многоэмиттерных транзисторах и резистора, и 20 специальной схемы сравнения на эмиттерных повторителях с диодной логикой, подключенной к коллекторам ТТЛ-триггера 2.

Однако известный элемент отлича- 25 ется большими аппаратурными затратами, поскольку содержит пять транзисторов, шесть диодов и семь резисторов, и кроме того, потребляет большую мощность от источника питания.зо

Цель изобретения - упрощение ассоциативного запоминающего элемента и и уменьшение потребляемой им мощности.

Поставленная цель достигается TeMj35 что в ассоциативном запоминающем элементе, содержащем переключающие транзисторы, разделительный транзистор и многоэмиттерные переключающие транзисторы, причем базы перво- 40 го и второго многозмиттерных переключающих транзисторов подключены соответственно к коллекторам второго и первого многоэмиттерных переключакщих транзисторов, первые эмиттеры S объединены, а коллекторы подключены к одним из нагрузочных резисторов, другие выводы которых соединены с шиной питания, база первого переключающего транзистора подключена 50 к первым эмиттерам многоэмиттерных переключакицих транзисторов, коллектор - к шине вьщачи результата сравнения, а эмиттер, - к шине записи, эмиттеры разделительного и второго 55 переключающего транзисторов соединены с шиной чтения, база и коллектор разделительного транзистора подключены к второму з шттepy первого многоэмиттерного переключающего транзистора, база второго переключающего транзистора подключена к второму эмиттеру второго многоэмиттерного переключающего транзистора, а коллектор подключен к шине вьздачи результата чтения, третий эмиттер первого многоэмиттерного переключающего транзистора соединен с шиной инверсных данных записи и сравнения, а третий эмиттер второго многоэмиттерного переключшощего транзистора - с шиной прямых данных записи и сравнения.

На чертеже изображена приципиальная схема ассоциативного запоминающего элемента.

Ассоциативный запоминающий элемент содержит первый 1 и второй 1, многоэмиттерные переключающие транзисторы, первый переключающий транзистор 2, разделительный 3 и второй переключающий 4 транзисторы. Цепи управления содержат резистор 5, транзистор 6, резистор 7 транзистор 8-10, вход 11 маскирования и входы прямых 12 и инверсных 13 данных. Ассоциативный запоминающий элемент также содержит нагрузочные резисторы 14 и 15, шину 16 питания, пшну 17 вьщачи результата сравнения, шину 18 чтения, шину 19 вьщачи результатов чтения, шину 20 записи, шину 21 прямых данных записи и сравнения, шину 22 инверсных данных записи и сравнения. Транзисторы 1 и Ij и резисторы 14 и 15 образуют RS-триггер 23.

Ассоциативный запоминаюпщй элемент работает, следующим образом.

В исходном состоянии на вход транзистора 8 поступает низкий потенциал (0,2 В), соответственно на эмиттерах транзисторов 3 и 4 будет высокий потенциал. На коллекторе транзистора 6 в исходном состоянии находится низкий потенциал около 0,2 Б, соответственно на эмиттере транзистора 2 - 0,4-0,5 Б, а на его базе 1,21,3 В. Если на вход 11 поступает низкий потенциал (0,2 В), на базах транзисторов 9 и 10 потенциал составит 1,0 В и соответственно на эмиттерах транзисторов 1 2 циал понизится до 1,0 В, при этом . транзистор 2 заперт, а на его коллекторе устанавливается высокий потенциал, так что сравнения не происходит. 31 При подаче сигнала записи на транзистор 6RS -триггер 23 сохранет свое состояние, так как на коллекторах транзисторов 9 и 10 присутствуют рав ные по величине потенциалы. Допустим, что поступает высокий уровень на вход 11. Если транзистор 6 открыт, элемент работает в режиме сравнения. Так в случае, когда хранимая информация такова, что транзистор 1 открыт и на вход 12 приходит низкий потенциал (0,2 В), а на вход 13 - высокий потенциал, то потенциал на третьем эмиттере транзистора 12 составляет 1,0 В и ток протекает через транзистор 10 транзистор 2 закрыт, на его коллекторе высокий потенциал. В случае же когда на входе 12 высокий потенциал, а irat входе 13 - низкий потенциал, то, так как транзистор Lзакрыт, ток в его третий эмиттер не потечет. На базе транзистора 2 присутствует noteHqKал 1,2 В, который открывает транзистор 2 и на шине 17 присутствует низкий потенциал, несущий информацию о том, что хранимые данные и подаваемая.для сравнения информация не совпадают. Подобным же образом работает элемент и в случае, если хранит04ся инверсная информация. Нетрудно убедиться, что результатом работы элемента при сравнении является выполнение функции неравнозначности. В режиме записи транзистор 6 закрывается, потенциал на эмиттерах транзисторов Ь и 1„ повышается и происходит переключение RS-триггера 23 в состояние, соответствующее инфррмации на шинах 12 и 13. После : окончания записи информации потенциал на первшс эмиттерах транзисторов 1 и 1. уменьшается до. 1,21,3 В. Элемент переходит в режим хранения. При чтении содервкимого элемента на коллекторе транзистора 8 устанавливается нивквй потенциал 0,2 В и в зависимости от voro-, какая информация хранится, отк1 шается транзистор А или же ток протекает через транзистор 3, используемый для по вышения помехозащищенности при чтении и включенный как диод. На входах 11-13 в это время должны присутствовать высокие потенциалы. Технико-экономическое преимущество предлагаемого ассоциативного запоминающего элемента заключается в упрощении его схемы и уменьшении потребляемой им модности.

АССОЦИАТИВНЫЙ ЗАПОМИНАЮЩИЙ ЭЛЕ№НТ, содержащий переключающие транзисторы, разделительный транзистор и многоэмиттерные переключающие транзисторы, причембазы первого и второго многозмиттерных переключающих транзисторов подключены соответственно к коллекторам второго и первого многоэмиттерньк переключакяцих транзисторов, первые эмиттеры объединены, a коллекторы подключены к одним из вьшодов нагрузочных резисто- :. ров, другие выводы которых соединены с ншной питания, отлич a-to щи йс я тем,что, с целью упрощения элемента и уменьшения потребляемой им мощности, база первого переключакицего транзистора подключена к первым эмиттерам многоэмиттерньк переключакицих транзисторов, коллектор - к шине вьщачи результата сравнения, a эмиттер - к шине записи, эмиттеры разделительного и второго переключающего транзисторов соединены с шиной чтения, база и коллектор раз.делительного транзистора подкпючены к второму эмиттеру первого многоэмиттерного переключающего транзистора, база второго переключающего транзистора подключена к второму эмиттеру второго много:эмиттерного переключаю- g щего траизистора, a коллектор подключен к шине ввдачи результата чтения, третий эмиттер первого многоэмиттерного переключающего транзистора соединен с шиной инверсных данных записи и сравнения, a третий эмиттер второго многоэмиттерного переключающего транзистора - с шиной пряСО мых; данных записи ,и сравнения. О о