Устройство для разделения направлений передачи в дуплексных системах связи Советский патент 1985 года по МПК H04B1/52 

Изобретение относится к области связи и может найти применение в устройствах для передачи сообщений.

Известно устройство для разделения направлений передачи в дуплексных . системах связи, содержащее передающий блок, дифференциальную систему, балансный контур, предварительный усилитель и схему запрета, при этом выхо оконечного оборудования данных соединен с входом передающего блока, первьй и второй выходы которого соединены с первым и управляющим входами соответственно дифференциальной системы и схемы запрета, второй вход диф ференциальной системы соединен с выходом балансного контура, а первьй и второй выходы дифференциальной системы соединены соответственно с каналом связи и входом схемы запрета через предварительный усилитель lj.

Наиболее близким техническим решением к изобретению является устройство для разделения направлений передачи в дуплексных системах связи, . содержащее блок согласования, первьй и второй цифроаналоговые преобразователи и последовательно соединенные аналого-цифровой преобразователь и вычитатель L2J .

Недостаток обоих известных устройств состоит в узкой полосе пропускания разделяемых направлений передачи.

Цель изобретения - увеличение полосы пропускания разделяемых направлений передачи.

Цель достигается тем, что в устройствр для разделения направлений передачи в дуплексных системах связи, содержащее блок согласования, первый и второй цифроаналоговые преобразователи и последовательно соединенные аналого-цифровой преобразователь и вычитатель, введены коммутатор, первьй и второй блоки памяти, сумматор, генератор управляющих импульсов и формирователь кодовых комбинаций, выход которого, а также выход блока согласования подключены соответственно к первому и второму информационным входам коммутатора, выход которого подключен к адресным входам первого и второго блоков памяти и к входу первого цифроаналогового преобразователя, выход которого подключен к информационному входу аналого-цифрового преобразователя, при этом информационные вход и выход первого блока

памяти соединены соответственно с выходом аналого-цифрового преобразователя и с вторьм входом вычитателя, выход которого подключен к первому входу сумматора, второй вход и выход которого соединены соответственно с выходом второго блока памяти и с входом второго цифроаналогового преобразователя, вход которого соединен также с информационным входом второг блока памяти, управляющий вход которого, а также управляющие входы первого блока памяти, аналого-цифрового преобразователя, блока согласования и вход формирователя кодовых комбинаций соединены с выходом генератора управляющих импульсов, а управляющий вход коммутатора и установочньш вход второго блока памяти объединены.

На фиг. 1 изображена функциональная электрическая схема устройства , на фиг. 2 - эпюры напряжений, поясняющие его работу.

Устройство для разделения направлений передачи в дуплексных системах связи содержит блок 1 согласования, коммутатор 2, первьй цифроаналоговьй преобразователь 3, аналого-цифровой. преобразователь 4, формирователь 5 кодовых комбинаций, первьй блок 6 памяти, генератор 7 управляющих импульсов, вьиитатель 8, сумматор 9, второй блок 10 памяти и второй цифроаналоговый преобразователь 11.

Устройство работает следующим образом.

Перед сеансом работы осуществляют обучение устройства с учетом параметров подключенного канала связи. Сущность обучения заключается в следующем.

По сигналу оконечного оборудования коммутатор 2 подключает выход формирователя 5 кодовых комбинаций к входу первого цифроаналогового преобразователя 3. Формирователь 5 кодовьЬс комбинаций поочередно выдает в двоичной форме соответствующие значения всех используемых для представления сигнала источника сообщения уровней. Сигналы, соответствующие уровням, используемым для представления сигнала источника сообщения, проходя через первьй цифроаналоговьй преобразователь 3 и затем через аналого-цифровой преобразователь 4, записываются в первом блоке 6 памяти по адресам, определяемым двоичным 3 числом, отображающим величину уровня сигнала, проходящего в даиньй момент через коммутатор 2. Сигнал, включающий устройство в режим обучения, одновременно обнуляет содержимое ячеек второго блока 10 памяти. Значения уровней, записьшаемые в ячейки первого блока 6 памяти, зависят от параметров подключенного канала связи, являющегося частью нагрузки первого цифроаналогового преобразователя 3. Таким образом, предлагаемое устройство является адаптивным. На этом процесс обучения заканчивается. После обучения по сигналу оконечного оборудования устройство переходит в режим работы. При этом коммута тор 2 подключает выход блока 1 согла сования к входу первого цифро-аналогового преобразователя 3. Отсчеты сигнала U(t) (фиг. 2а) с выхода источника сообщения в блоке 1 согласования преобразуется в двоичное комби нации. Эти комбинации, отображающие уровни входного сигнала, проходят через коммутатор 2 на вход первого цифроаналогового преобразователя 3, в котором превращаются в сигнал U(t) (фиг. 2б), подаваемый в канал связи. Сигнал U(t), складьшаясь с сигналом противоположной стороны Y(t) (фиг.2в проходит через аналого-цифровой преобразователь 4, в котором суммарный сигнал х( t) приобретает цифровой вид x(kut)(фиг. 2г). Кодовые комбинации, соответствующие отсчетам сигнала x(k &t) Ubn(kut) + Y(kut), записьгоаются в первом блоке 6 памяти по адресам, определяемым сигналом с выходи коммутатора 2 и равным величи не уровня сигнала U(t), представленного в двоичной форме в момент k &t. Предварительно (до момента записи) считанный из рассматриваемой ячейки памяти первого блока 6 памяти отсчет сигнала вьщитается в вычитателе 8 из сигнала на выходе аналого-цифрового преобразователя 4 (фиг. 2д). 754 Далее, полученный результат разности x,(k4 с) складьюают в сумматоре 9 с содержимым ячейки второго блока 10 памяти,которая имеет такой же адрес, что и ячейка памяти первого блока 6 памяти. Результат суммирования, представляющий собой в цифровой форме искомый сигнал У(1с л t) (фиг.2е), подают на второй цифроаналоговый преобразователь 11, где он превращается в исходную форму Y(t). Результат суммирования At) также записывается в ту самую ячейку памяти второго блока 10 памяти, из которой было считано содержимое Y(mut) на второй вход сзт матора 9. На фиг. 2а цифры под осью абсцисс обозначают номера уровней, которые принимает сигнал U(t) в блоке 1 согласования, а на фиг. 2д и фиг. 2е цифры под осью абсцисс обозначают соответственно номера ячеек первого 6 и второго 10 блоков памяти, откуда считывается, а затем записьгеается информация в соответствующие k д t моменты времени. Устройство не накладывает никаких ограничений на соотношения скоростей манипуляции в обоих направлениях передачи, а также не требует использова ния сигналов с неперекрывающимися спектрами. Поэтому для передачи информации в обоих направлениях используются сигналы, ширина спектров ftF. которых может быть выбрана равной ширине полосы пропускания канала д Рц. При этом будет обеспечена максимально возможная эффективность использования полосы пропускания канала свя3И 2Гц, эффективность использования полосы пропускания Э -f- 1. „aifj. Технико-экономический эффект изобретрния состоит в повышении эффективности использования полосы пропускания канала связи за счет увеличенияполосы пропускания разделяемых наппчвлений передачи.

I

Риг.1

Т

УСТРОЙСТВО ДЛЯ РАЗДЕЛЕНИЯ НАПРАВЛЕНИЙ ПЕРЕДАЧИ В ДУПЛЕКСНЫХ СИСТЕМАХ СВЯЗИ, содержащее блок согласования, первьй и второй цифроаналоговые преобразователи и последовательно соединенные аналого-цифровой преобразователь и вычитатель, о т л и ч а ю щ е е с я тем, что, с целью увеличения полосы пропускания разделяемых направлений передачи, введены коммутатор. Первый и второй блоки памяти, сумматор, генератор управляющих импульсов и формирователь кодовых комбинаций, выход которого, а также выход блока согласования подключены соответственно к первому и второму информационным входам коммутатора, выход которого подключен к адресным входам первого и второго блоков .памяти и к входу первого цифроаналогового преобразователя, выход которого подключен к информационному входу аналого-цифрового преобразователя, при этом информационные вход и выход первого блока памяти соединены соответственно с выходом аналого-цифрового преобразователя и с вторым входом вычитателя, выход которого подключен к первому входу сумматора, второй вход и выход которого соединены соответственно с выW ходом второго блока памяти и с вхос: дом второго цифроаналогового преобразователя, вход которого соединен также с информационным входом второго блока памяти, управляющий рход которого, а также управляющие входы первого блока памяти, аналого-цифрового преобразователя, блока согласования DO 00 Cb и вход фо1 1ирователя кодовых комбинаций соединены с выходом генератора управляющих импульсов, а управляющий -ч1 вход коммутатора и установочный вход Ui второго блока памяти объединены.