Устройство дуплексной передачи и приема сигналов Советский патент 1989 года по МПК H04B1/52 

Описание патента на изобретение SU1515375A1

1

(21)kЗ 4 0 /2 -0

(22)15.12.87

(46) 15.10.89. Бюл. N° 38

(71)Новосибирский электротехнический институт связи им. Н.Д.Псурцева

(72)В.Б.Малинкин (53) 621.393.3 (088.8)

(56)Авторское свидетельство СССР М 1133675, кл. Н Qi К 1/52, 1983.

(5) УСТРОЙСТВО ДУПЛЕКСНОЙ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛОВ

(57)Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости за счет компенсации эхо-сигналов. Устр-во содержит входной согласующий блок 1, коммутатор 2, два ЦАП 3, 11, АЦП.4, г-р 5, два блока памяти 6, 10, формирователь последовательности 7, вычитатель 8,

сумматор 9. Для достижения цели в устр-во введены сумматор 12, четыре регистра 13-15, 18, счетчик 1б, блок 17 адресации и элемент И 19. При дуплексной передаче происходит три одновременно протекающих процесса: I процесс - запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов; II процесс - расчет оценки эхо-сигнала, полученный в результате адаптации под параметры каналас связи; III процесс - запоминание рассчитанных оценок эхо-сигнала, компенсация их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Т.о., в одной полосе частот организована дуплексная передача сигналов, компенсация сигналов своего передатчика на входе приемника и выдача данных сигналов потребителю. 2 з.п. ф-лы, 3 ил.

§

сл

Похожие патенты SU1515375A1

название год авторы номер документа
Устройство для разделения направлений передачи в дуплексных системах связи 1986
  • Малинкин Виталий Борисович
  • Лебедянцев Валерий Васильевич
  • Круглов Олег Васильевич
  • Редина Татьяна Ивановна
  • Шувалов Вячеслав Петрович
SU1332542A2
Адаптивное дуплексное устройство для передачи и приема фазоманипулированных сигналов 1985
  • Малинкин Виталий Борисович
  • Бобровский Андрей Витальевич
  • Круглов Олег Васильевич
  • Лебедянцев Валерий Васильевич
  • Федоров Юрий Николаевич
  • Шувалов Вячеслав Петрович
SU1256238A2
УСТРОЙСТВО ДЛЯ РАЗДЕЛЕНИЯ НАПРАВЛЕНИЙ ПЕРЕДАЧИ И ПРИЕМА В ДУПЛЕКСНЫХ СИСТЕМАХ СВЯЗИ 1993
  • Малинкин В.Б.
  • Кряжев В.А.
  • Окороков И.В.
RU2039415C1
Усреднитель-анализатор спектра Фурье 1980
  • Демченко Борис Сергеевич
SU955086A1
Способ селективной записи импульсных процессов и устройство для его осуществления 1988
  • Галиев Юрий Талгатович
  • Садов Василий Сергеевич
  • Чернявский Александр Федорович
  • Шестаков Константин Михайлович
SU1636800A1
УСТРОЙСТВО ДЛЯ РАЗДЕЛЕНИЯ НАПРАВЛЕНИЙ ПЕРЕДАЧИ И ПРИЕМА В ДУПЛЕКСНЫХ СИСТЕМАХ СВЯЗИ 1992
  • Малинкин В.Б.
RU2038702C1
Устройство для разделения направлений передачи и приема 1989
  • Малинкин Виталий Борисович
  • Лебедянцев Валерий Васильевич
  • Бондин Сергей Викторович
  • Юрченко Анатолий Анатольевич
  • Бучко Александр Анатольевич
  • Кондрашов Александр Яковлевич
  • Рубайлов Александр Николаевич
  • Ривлин Михаил Даллиевич
SU1734220A1
Коррелометр 1983
  • Билинский Ивар Янович
  • Краузе Айгарс Валдович
  • Микелсон Арнолд Карлович
  • Пояс Марк Григорьевич
SU1091173A1
Устройство для разделения направлений передачи в дуплексных системах связи 1989
  • Малинкин Виталий Борисович
SU1672575A2
Цифровой Фурье-преобразователь 1982
  • Якименко Владимир Иванович
SU1043663A1

Иллюстрации к изобретению SU 1 515 375 A1

Реферат патента 1989 года Устройство дуплексной передачи и приема сигналов

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости за счет компенсации эхо-сигналов. Устройство содержит входной согласующий блок 1, коммутатор 2, два ЦАП 3, 11, АЦП 4, г-р 5, два блока памяти 6, 10, формирователь последовательности 7, вычитатель 8, сумматор 9. Для достижения цели в устройство введены сумматор 12, четыре регистра 13-15, 18, счетчик 16, блок 17 адресации и элемент И 19. При дуплексной передаче происходит три одновременно протекающих процесса: 1 процесс - запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов

П процесс - расчет оценки эхо-сигнала, полученный в результате адаптации под параметры канала связи

Ш процесс - запоминание рассчитанных оценок эхо-сигнала, компенсация их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Таким образом, в одной полосе частот организована дуплексная передача сигналов, компенсация сигналов своего передатчика на входе приемника и выдача данных сигналов потребителю. 2 з.п. ф-лы, 3 ил.

Формула изобретения SU 1 515 375 A1

furl

.,Изобретение относится к электросвязи и может найти применение в устройствах передачи данных по каналам связи ,

Целью изобретения является повышение помехоустойчивости за счет компенсации эхо-сигнаЛов.

На фиг.1 изображена структурно- электрическая схема устройства; на фиг.2 - структурно-электрическая схема входного согласующего блока; на фиг.З структурно-электрическая схема формирователя последовательности.

Устройство содержит входной согла- сующий блок 1 ,коммутатор 2,первый цифро аналоговый преобразователь 3 .аналого- цифровой преобразовательД .генератор 5, первый блок 6 памяти, формирователь 7 последовательности, вы читатель 8, первый сумматор 9, . второй блок 10 памяти, второй цифро- аналоговый преобразователь 11, второй сумматор 12, первый регистр 13, второ регистр l, третий регистр 15, счетчи 16, блок 17 адресации, четвертый регистр Ib и элемент И 19.

Блок 17 адресации содержит регистр 20, первый сумматор 21, второй сумматор 22 и дешифратор 23.

Входной согласующий блок 1 содержит сумматор 2 по модулю два, коммутатор 25, блок 26 постоянной памяти триггер 27, счетчик 28 и линию 29 задержки.

Формирователь 7 последовательности содержит счетчик 30 и выделитель 31 переходов через нуль.

Устройство работает следующим образом.

Работу устройства можно разделить на процесс адаптации под параметры канала связи и процесс дуплексной передачи информации.

Процесс адаптации под параметры канала связи заключается в следующем.

Сразу после включения устройства все имеющиеся блоки обнуляются и приводятся к исходному состоянию. От оконечного оборудования данных по управляющему выходу поступает в момент адаптации логическая единица. По этому сигналу принудительно на период адаптации под параметры канала связи обнуляется второй блок 10 памяти, открывается элемент И 19, а также выход формирователя 7 последовательности через замкнутый коммутатор

10

20

5

15-

2 подключается к входу входного согласующего блока 1. На вход формирователя 7 последовательности по синхронизирующему выходу от оконечного оборудования данных поступают короткие синхроимпульсы.

Данные синхроимпульсы поступают на счетный вход счетчика 30. Таким образом, если на вход счетчика 30 поступают синхроимпульсы с частотой следования f В (где В - скорость передачи информации), то на выходе счетчика 30 будут импульсы с частотой

следования , где m - коэффициент деления счетчика 30.

Коэффициент деления m счетчика 30 выбирают из условия

(1)

m

..L

Т

5

0

0

5

г 0

где L - длительность импульсной реакции эхо-тракта;

Т - длительность одного информационного сигнала. Импульсы с выхода счетчика 30 являются датчиком информационных символов а;, под которые производится обучение (адаптация) устройства под параметры канала связи. Одновременно сигнал с выхода счетчика 30 формирователя 7 последовательности подается на вход выделителя 31 переходов через нуль, в котором выделяются границы 5 переходов информационных символов, например при переходе от а к а, от а,2 к а,, и т.д. Данные переходы отмечаются короткими импульсами.

Таким образом на вход входного согласующего блока 1 подается с выхода формирователя 7 последовательности информационный сигнал а;, а также синхросигнал, отмечающий короткими импульсами начало каждого символа а;.

Кроме того, по третьему входу подается синхросигнал от оконечного оборудования данных с частотой следования, равной скорости передачи информации В. Информационный сигнал, сформированный формирователем 7 последовательности, в m раз длиннее реального сигнала а;, который в дальнейшем будет передаваться по каналу связи.

Информационный символ а на первом тактовом интервале во входном согласующем блоке 1 подается на вход сумматора 2 по модулю два. Так как в первый момент времени линия задержки

29 была обнулена, то на вход сумматора 2k по модулю два подается нуль Выходной сигнал сумматора по мо- можно записать выражением

дули даа

I

а где

(

.

;о.,н и

3;

+ а;

(2)

1-1 овуч

обум

преобразованные по закону относительности информационныесимволы на i-M и (i-1)-M тактовом интервале; информационный символ, подлежащий передаче; @ - операция суммирования по модулю два.

Начало каждого информационного символа а; оБчч -° Р - - А - коро1ким синхроимпульсом, который поступает на обнуляющий вход триггера 27. Одновременно на тактовый вход триггера 27 подается импульсная последовательность, а на установочный вход - сигнал с первого выхода оконечного оборудования данных.

Сигналы, подаваемые на обнуляющий и установочные входы триггера 27, являются приоритетными перед любыми другими сигналами. На установочный вход в период адаптации подается сигнал логической единицы, поэтому на данны отрезок времени этот сигнал в управлении триггером 27 не участвует. 3 управлении триггером 27 на период адаптации участвуют сигналы, посту- пающие на обнуляющий и тактовый входы. Так как сигнал, поступающий на обнуляющий вход, имеет приоритет перед тактовым сигналом, поступающим на тактовый вход, то на первом тактовом интервале с началом первого обучающего а оь триггер 27 принудитель-

но устанавливается

ние.

в нулевое состояСигнал с выхода триггера 27 управляет работой коммутатора 25, тем самым выход сумматора 2 по модулю два . оказывается подключенным к входу блока 2б постоянной памяти. Таким образом, на первом тактовом интервале первого обучающего сигнала на вход блока 26 постоянной памяти подается первый информационный символ а-, перекодированный в соответствии с выражением (1) по закону относительности. Одно.

20

45

10

. временно синхронизирующий импульс кратковременно обнуляет счетчик 28. По Окончании синхронизирующего импульса счетчик 28 под действием тактовых импульсов, поступающих с выхода генератора 5, начинает изменять свое состояние от минимального значения до максимального значения. Код, подаваемый с выхода счетчика 28 в сочетании с первым обучающим символом a,3F,, является адресом в блоке 26 постоянной памяти, где по соответствующим ячейкам записаны отсчеты рабочего 15 сигнала Зраб. (kut). Так, по адресу (t obuu 00....00) хранится отсчет Spoij, (kbt). Подстрочный индекс адресного кода означает систему счисления, величина k, л t - дискретный момент времени появления первого рабочего сигнала. Двоичные отсчеты ,(k;ut) последовательно появляются на выходе блока 2б постоянной памяти и подаются на вход второго цифроаналогового 25 преобразователя 11, где преобразуются в аналоговый сигнал Spo5,(t). Сигнал SpQ6.i(t) поступает на вход канала свя- связи и далее в сторону противоположной станции. Одноврменно в период адаптации сигнал Spai.,i(t) является сигналом обучения под зхо-сигнал гна первом тактовом интерпале.

После прихода второго синхроимпульса триггер 27 возвращается в единичное состояние, так как по установочному входу с выхода формирователя 7 последовательности синхросигнала нет и триггер 27 под действием синхроси нала записывает, логическую единицу, подаваемую на информационный вход. Под действием сигнала логической единицы с выхода триггера 27 коммутатор 25 подключает на вход блока 26 постоянной логический нуль.

Следовательно, на втором тактовом интервале адрес для блока 26 постоянной памяти будет изменяться от (000...00), до (011..Л); по соответствующим адресам в блоке 26 постоянной памяти сохранятся нули.

Поэтому после окончания действия первого информационного символа а/о&уч на первом тактовом интервале на входе блока 26 постоянной памяти на следующих (т-1)тактовых интервалсчх поступают по адресным входам нули. Аналогично обстоит дело и с другими информационными символами. Действительно, когда счетчик 30 отсчитает

ЗС

35

40

50

55

m импульсов, то на выходе выделителя 31 переходов через нуль появляется очеред ной синхроимпульс , который вновь устанавливает триггер 27 в нулевое состояние. На выходе сумматора 2 по модул два появляется второй информационный симгол, перекодированный по закону oTHOi 1 1тельности, Счетчик 28 вновь сбрасывается синхроимпульсом в нуль и начинает изменять свое состояние от миним.льного до максимального значения. На входы блока 2б постоянной памяти подается адрес, начиная с ( 000...00) до (агоьуч ll-lOj Производится обращение к второй линейке блока 26 постоянной памяти, из которого выводятся отсчеты второго рабочего сигнала Spae-iCkut). Второй, рабочий сигнал S „„g ) вновь выводится на вход второго цифроанало- гового преобразователя 11. Таким образом во время адаптации под параметры канала связи с выхода входного согласующего блока 1 появляются отсчеты рабочего сигнала Эрдц. (kut) на длительности одного тактового интервала. После окончания данного тактового интервала входной согласующий блок 1 выдает на вход второго цифро- аналогового преобразователя 11 нули. Такой алгоритм первоначальной адаптации необходим для того, чтобы имелась возможность записать эхо-сигнал длительность которого много больше длительности рабочего сигнала. В процессе дуплексной передачи информации входной согласующий блок 1 выполняет функции обычного модулятора (амплитудного, фазового или частотного) .

Поясним, каким образом производится настройка устройства под эхо- -сигналы.

При поступлении- отсчетов первого рабочего сигнала ) с выхода входного согласующего блока 1 они превращаются вторым цифроаналоговым преобразователем 11 в аналоговое напряжение Spog (г.), которое посту - пает на вход канала связи и далее в сторону противоположной станции.

Сигнал Spo,6,(t) в зависимости от параметров подключенного канала свя- г аи и его состояния оказывается преобразованным (свернутым) с импульсной реакцией канала связи. Поэтому на входе аналого-цифрового преобразова0

5

0

5

0

5

0

5

0

теля наблюдается суммарный сигнал, который равен:

Xi(t) Spo,,(t)A g(t) + ,(t), (3) где g(t) - импульсная реакция эхо- тракта канала связи;

;(t) - шуп, поступающий из канала связи;

Символ означает операцию свертки;

Сигнал X(t) Б аналого-цифровом преобразователе А преобразуется в отсчеты цифрового сигнала X,(kur), которые поступают на вход второго сумматора 12.

Так как сигналом с управляющего выхода оконечного оборудования данных элемент И 19 открыт, то на выходе последнего появляется импульсная последовательность с выхода генератора 5, управляющая режимом работы первого блока 6 памяти. Так, если на входе первого блока 6 памяти установлено какое-либо число, по данному адресу вначале считывается прежнее содержимое данной ячейки памяти, а затем записывается новое значение с выхода второго сумматора 12. Считываемое значение из первого блока 6 памяти переписывается в четвертый регистр 18, Одновременно с началом формирования первого сигнала .Ckit) во входном согласующем блоке 1 первым синхроимпульсом производится обнуление счетчика 1б. После окончания первого синхроимпульса счетчик 1б под дейс-твием тактовых импульсов с выхода генератора 5 начинает изменять свое состояние с минимального значения до максимального. Перекодированный по закону относительности первый информационный сигйал выхода входного согласующего блока 1 в сочетании с кодом, подаваемым с выхода счетчика 1б, является адресом для первого блока 6 памяти. Таким образом, при формировании формирователем 7 последовательности первого обучающего информационного символа а, в первом блоке 6 памяти изменяются адреса, начиная с. (а ,.. .00)2 и окончиваясь ( , , ,).

Так как первоначально первый блок 6 памяти был обнулен, то из последнего из первой ячейки (адрес ... ..,00) вначале считывается нуль, который затем переписывается в мет.вер- тый регистр 18. На выходе второго

сумматора 12 появляется первый отсчет суммарного процесса.

S,xo,(k,bt) Spo,e (k, ut) .- g(k,&t) + + , (k,bt),(A)

который записывается в первом блоке 6 памяти по адресу (.. .ОО) . Аналогично отсчет дела с другими отсчетами. Так по адресу (a|og 00.. . 01 записывается отсчет S3xo,(kiit) SpoB,(k,&t) g(k&t) + + ,() (5)

и так далее.

Аналогично обстоят дела при формировании входным согласующим блоком 1 на очередных m тактовых интервалах SpQ6(k&t), соответствующего второ- му информационному символу ЗiгQs. первом блоке 6 памяти по адресу (ajoguq 00.. . ОО). записывается отсчет, равный:

S3xoa(k,,&t) Spo,6,(k,it) g(kut) + + Г. (.it),(6)

где kjbt - дискретный момент времени

В ячейку памяти по адресу () O0...0l),j записывается величина S.,no(k,,it) SoaB(k,ut) g(kut) +

(7)

9XOiVi mtT.it) - 5рав(

ri(k,,t).

при формировании формирователем 7 последовательности двухпозиционно- го сигнала после информационного символа агоБицвновь формируется Вновь в первом блоке 6 памяти производися обращение к первой линейке памяти, в котором хранятся отсчеты суммарного процесса S,o,(). При этом вновь

в первый момент производится считыва- 5 снимает положительный потенциал, тем

ние первый ячейки памяти S5)(o,(k,ut) из первого блока 6 памяти, которое переписывается в четвертый регистр l8. Во втором сумматоре 12 производится сложение 85x0, (k,bt) и S-,xo, (). Результат сложения будет равен: S9xo,(ku,,ut) S3xo,(k,bt) +

+ S,xo,(k2n,..ut)

(8)

Sgxo,(k,&t) и S,,o,(k2,,ut) - отсчеты передаваемого сигнала в разные моменты времени.

Таким образом,после передачи N раз обучающего сигнала а одццВ первом блоке 6 памяти будет храниться величина м

Зэхо,) ±Sp,,(k.) gCkut) + I м (-1

+ &ftut).(9)

.1. . Многократное обучение необходимо

для того, чтобы усреднить действие помех, действующих в канале связи, и тем самым улучшить качественные характеристики устройства в целом,

самым снимается принудительный обнуляющий сигнал с второго блока 10 памяти, а также коммутатор 2 отключает выход формирователя 7 последователь40 ности от входа входного согласующего блока 1. Кроме того, закрывается элемент И 19, тем самым первый блок 6 памяти переходит только в режим счи- иывания информации, поэтому полученд5 ные в процессе обучения эхо-сигналы остаются неизменными на протяжении сеанса связи.

Вход входного согласующего блока 1 оказывается подключенным после обучения к информационному выходу оконечного оборудования данных. Так как с выхода формирователя 7 последовательности синхроимпульс больше не 55 поступает во входной согласующий блок 1, а с выхода оконечного оборудования данных после окончания обучения поступает логический нуль на установочный вход триггера 27, то последний

50

10

15

1537510

Как видно из формулы (9), для того чтобы иметь оценку эхо-сигнала, надо

20

25

30

S9xo,(kAc) разделить на N. Деление на N производится в четвертом регистре 18. Для того, чтобы разделить полу- ченный отсчет на N, необходимо величину отсчета Зэхо. (ku.t) сдвинуть на Z разрядов в старших разрядов так, чтобы 2 N, где Z - число сбрасываемых разрядов. Например, если N выбрано равным 6, то отбрасываем 6 младших разрядов и тем самым производим деление на б . Таким образом, после адаптации устройства под параметры канала связи, входной coi- ласующий Олок 1 формирует N раз рабочие сигналы Spa6,(t) и ), а на данные рабочие сигналы канал связи N раз откликнется эхо- сигналом. Отсчеты данного эхо-сигнала в виде двоичного числа записаны в первом блоке 6 памяти. При обучении устройства под параметры канала связи скорость считывания и запись отсчетов из первого блока 6 памяти равна скорости формирования рабочих сигналов. Такой режим обеспечивается подачей тактовой частоты на вход счетчика 1б точно такой же, что и на вход счетчика 28 во входном согласую1цем блоке 1.

После перебора N раз информационных символов а, og i oKOHe4Hoe оборудование данных по управляющему выходу

снимает положительный потенциал, тем

самым снимается принудительный обнуляющий сигнал с второго блока 10 памяти, а также коммутатор 2 отключает выход формирователя 7 последовательности от входа входного согласующего блока 1. Кроме того, закрывается элемент И 19, тем самым первый блок 6 памяти переходит только в режим счи- иывания информации, поэтому полученные в процессе обучения эхо-сигналы остаются неизменными на протяжении сеанса связи.

Вход входного согласующего блока 1 оказывается подключенным после обучения к информационному выходу оконечного оборудования данных. Так как с выхода формирователя 7 последовательности синхроимпульс больше не поступает во входной согласующий блок 1, а с выхода оконечного оборудования данных после окончания обучения поступает логический нуль на установочный вход триггера 27, то последний

устанавливается в елиничное состояние до окончания сеанса связи и подключает выход сумматора 2 по модулю два 2 к входу блока 26 постоянной памяти .

Входной согласующий блок 1 превращается тем самым по свойствам в обычный амплитудный, фазовый или частотный модулятор. Тип выбранного модулятора оговаривается перед сеансом связи путем соответствующих записей в блоке 2б постоянной памяти счетчиков рабочего сигнала, которые соответствуют перечисленным выше видам модуляции.

Поясним каким образом производится дуплексная передача информации. При дуплексной передаче происходит . три одновременно протекающих процесса. Первый процесс - это запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов. Данная операция производится с помощью аналогоцифро- вого преобразователя 4 и второго регистра lA.

Второй процесс - процесс расчета оценки эхо-сигнала, полученный в результате адаптации под параметры канала связи. Данный процесс производится с помощью первого 6 и второго 10 блоков памяти; первого 13 третьего 15 четвертого 18 регистров; первого 9 сумматора, счетчика 1б, блока 17 адресации, состоящего из первого 21. и второго 22 сумматоров; регистра 20 и дешифратора 23.

Третий процесс - запоминание рассчитанных оценок эхо-сигнала, компенсация их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Данный процесс осуществляется с помощью третьего регистра 15, вычитателя 8 и первого цифроаналогового преобразователя 3. Рассмотрим более подробно реализацию первого процесса - процесса записи сигнала, поступающего из канала связи.

Приходит принимаемый сигнал y,(t) который необходимо отделить от передаваемого сигнала (в нашем случае это Spae.; (kut)). Пусть на вход входного согласующего блока 1 поступает первый информационный символ а,. Со- гласно выражению (1), данный информационный символ а, перекодируется в сумматоре 2k по модулю два и линии 29 задержки в относительный информа

0

5

0

5

0

5

0

,(k&t)

ционный сигнал а . Значение данного информационного символа а совместно с кодом счетчика 28 указывает область памяти блока 26 постоянной памяти, в котором хранятся отсчеты первого рабочего сигнала ), Данные отсчеты, пройдя первый цифроана- логовый преобразователь 3,/превращаются в аналоговые сигналы S gg (t), которые далее подаются в сторону противоположной станции. Одновременно с формированием рабочего сигнала SpaQ,(k&t) во входном согласующем блоке 1 на втором выходе последнего появляется относительный информационный символ а, который совместно с кодом счетчика 1б указывает в первом блоке 6 памяти область памяти, в которой записан отклик канала связи на первый рабочий сигнал.

Как указывалось выше, количество отсчетов, необходимых для формирования рабочего сигнала п, меньше количества отсчетов записанного эхо-сигнала d при работе по реальным каналам связи 1из-за наличия реактивных элементов, а также наличия дифференциальных систем каналов тональной частоты. Поэтому скорость обработки отсчетов эхо-сигнала должна быть как минимум в d/n раз выше, чем скорость формирования рабочего сигнала. На входе аналого-цифрового преобразователя k наблюдаем сумму двух сигналов: эхо-сигнала и принимаемого сигнала, а на выходе аналого-цифрового преобразователя 4 - ту же сумму, но в виде двоичного числа.

X,(k,ut) S3xo,(k,ut) + Y,(k,ut) (10) Здесь k,t обозначает первый дискретный момент времени, когда мы наблюдаем сумму двух сигналов на выходе аналого-цифрового преобразователя k при дуплексном обмене. Данный отсчет X,(k,ut) с выхода аналого-цифрового преобразователя k далее поступает во второй регистр И, имеющий длину, равную п последовательным яче йкам k разрядных слов. Поэтому в первый момент времени отсчет X,(k,&t) записывается в первый столбец второго регистра I . В последующий момент времени на выходе аналого-цифрового преобразователя k наблюдаем сигнал X(), равный: X,) S,xo,() + Y,(kjut). (11)

После появления отсчета X,() последний записывается в первый стол13

бец второго регистра , а предыдущее содержимое первого столбца, т.е Х () переписывается во второй

столбец и так делее. После формирования входным согласующим блоком 1 последнего отсчета рабочего сигнала второй регистр 1 полностью заполнися. При формировании первого отсчет второго рабочего сигнала в первый столбец второго регистра k уже буд записываться отсчет суммарного процесса, состоящего из главной части второго рабочего сигнала, принимаемго сигнала на втором тактовом интервале и эхо-сигнала от первого рабочего сигнала, т.е.

X(k„,,t) S,,o(k,&t) + Y(k,At) -н + S5xo,(kn.,t:)(12)

Данные отсчеты на втором тактово интервале также последовательно запсываются во второй регистр-14,. продвигая предыдущие записанные отсчет к входу вычитателя 8.

Аналогично обстоят дела и с дру- гими отсчетами.

Поясним более подробно суть вторго происходящего процесса - процесс формирования оценки эхо-сигнала. Из анализа формул (10)-(12) видно, что к каждому принимаемому отсчету g,(kfi добавляются отсчеты эхо-сигналов, которые необходимо выработать и в дальнейшем скомпрометировать как указывалось выше. При формировании пер- вого рабочего сигнала на первом тактовом интервале входным согласуюи;им блоком 1 на выходе последнего появляется относительный информационный символ aj . Значение данного символа в сочетании с кодом,подаваемым с выход счетчика 16 указывает в первом блоке 6 памяти область памяти,в которой записа образец эхо-сигнала S,o(kut). Счетчи 1б начинает изменять свое состояние, тем самым на выходе первого блока 6 памяти последовательно появляются отсчеты первого эхо-сигнала. Как указывалось выше, отсчеты первого эхо- сигнала при многократном обучении оказалось в N раз больше реально существующих эхо-сигналов. Поэтому отсчеты первого эхо-сигнала, пройдя четвертый регистр 18, в котором от

брошены г младших разрядов, оказыва- г блоке 10 памяти записывается величи./JJ ,..ч(-п-1

ются поделенными на N (при выполнении условия 2 N).

Таким образом, при изменении адресации на первом тактовом интервале

эхо, (.,,it), едний m сигнала S ()

на ), по адресу В,

S,. (kj . it), а по адресу

первого эхо- При этом первые

величина

- последний отсчет

I/

от (а; 00...00),, А°„ до Af (aj 11...11)г на выходе четвертого регистра

18

последовательно появляются отсчеты первого эхо-сигнала (kit). Данные отсчеты затем подаются на первый вход первого сумматора 9 который совместно с вторым блоком 10 памяти, первым регистром 13, блоком 17 адресации и третьим регистром 15 вырабатывает оценку эхо- сигнала на первом тактовом интервале. Поясним каким образом это производится, более подробно. Пусть в первый

момент времени (первый тактовый интервал) блок 17 адресации вырабатывает адрес для второго блока 10 памяти синхронно с адресацией для первого блока 6 памяти. Таким образом, если для первого блока 6 памяти указывается адрес А°о (а, 00...00), для второго блока 10 памяти указывается ад20

5

0 5

0

5

0

рес (00...00) . Аналогично и с другими адресами, если для.первого

I то

блока 6 памяти указывается адрес А (а, 00... О ) , то для второго блока 10 памяти указывается адрес В.

ю

(00...01)2 и т.д. Здесь и далее подстрочные индексы (т.е. 2 и 10) обозначают систему счисления. Порядок выработки такой адресации будет пояснен ниже.

Так как второй блок 10 памяти в момент обучения под эхо-сигналы (kut) был принудительно обнулен

сигналом с выхода оконечного оборудования данных, во втором блоке 10 памяти по всем адресам в данный момент времени хранятся нули. Порядок обращения к ячейкам памяти второго блока 10 памяти следующий. В начале из какой-либо ячейки по заданному адресу считывается прежнее содержимое, а затем вновь по этому же адресу записывается результат суммирования с выхода первого сумматора 9. Тг;- ким образом, из ячейки с адресом В второго блока 10 памяти вначале в первый момент считывается нуль, а затем записывается результат суммирования с выхода первого сумматора 9, т.е. величина S,,o, (k.t) + О S5,o,(k,t).

Ааналогично по адресу В, во втором

,..ч(-п-1

эхо, (.,,it), едний m сигнала S ()

на ), по адресу В,

S,. (kj . it), а по адресу

первого эхо- При этом первые

величина

- последний отсчет

n отсчетов первого эхо-сигнала одновременно запоминаются в третьем регистре 15. Это будет оценка суммарного эхо-сигчала на первом тактовом интервале. С началом второго тактового интервала блок адресации 17 начинает адресацию для второго блока 10 памяти со сдвигом на величину п. Таким

а

образом, если для первого блока 6 па- ю первого сумматора 9 будут только отмяти вырабатывается адрес А, (а, 00.,,00)2, то для второго блока 10 памяти вырабатывается адрес, равный

А°о + ю При переходе счетчика 1б в следую- -js сам

щее состояние на первый блок 6 памясчеты йторого эхо-сигнала S xo Ckj-n ль): S,o(l d-nvibt);.. . S9xo(kjut).

Данные отсчеты записываются по адре- . Е;„ , ,,, соответ10

ственно,

ти выдается адрес, равный А,, (а 00,,,01)

1

а на второй блок 10 памяг -и

На третьем тактовом интервале /17 адресации вновь передвигает сво адресацию еще на п. Таким образом

ти вырабатывается адрес, равный В

4VJ

Таким образом, с началом второго так- 20 если на выходе счетчика 16 адреса

А тового интервала считывание и запись во втором блоке 10 памяти производится со сдвигом на п относительно пер- .вого тактового интервала. Если на выходе счетчика 16 совместно с перекодированным символом на втором тактовом интервале последовательно появляются адреса в А ,А|о,А fp., .. . ,

ж О

А

10

ю 10 А , ТО на выходе блока 17 ад

изменяются в виде n.g , п,д , «ю

сации порядок обращения к BTOpOM блоку 10 памяти будет следующий: В

25 В

7rt + 1 (О

В

,7г. t 2 „d

, Л.°

10

В

ю ва«-1

1,1 г,г

D лл т D

10 10

, Соответс

Ю 10 10

венно на выходе первого сумматора будут знамения отсчетов эхо-сигна

,,,А

сации появляются адреса для второго

,д , то на выходе блока 17 адрев виде 30 .dMUt) + 5„ог(. U t) +

блока 10 памяти соответственно в ви

( )--

0 -ЧО

( /ч

В

+ n,o ) В

вП .

io 5., 10 ,„ (

- В ,г, ; В ,„ ; В,. ; В,

п-1

р

(О (О 10 0

- о Тогда с началом второг тактового интервала из первого блтэк 6 памяти по адресу А считывается (k,it), а из второго блока 10 пмяти по адресу в|,

- значение S

9iro,

(kj,At) , Аналогично по адресу А из первого блока 6 памяти считывается отсчет ) , ф из второго блока 10 памяти - отсчет ;S,,yo,() и т,д, В результате суммирования в первом сумматоре 9 появляется сумма двух отсчетов (в первый момент) S,xoj(k, t) + ,). В следующий момент данная сумма будет равна ) + S,xo,() и т,д. При этом результат суммирования первого сумматора 9 записывается вновь во второй блок 10 памяти. Так по адрес записывается сумма, равная

а по адS5xo.,() + S,o,(4,f,t

(k,) -t- S,o,(k,b t), pecy B ;; - ) +

Состояние сметчика l6 дешифрируеся дисшифратором 23, При этом, если счетчик 1б изменяет свое состояние от A°Q до , то на выходе дешифратора 23 логическая единица. Ес

ли состояние дешифратора 23 изменяется от до , то на выходе дешифратора 23 - логический нуль. Данный сигнал с выхода дешифратора 23 принудительно обнуляет первый регистр 13. Таким образом, на входном тактовом интервале при изменении состояния счетчика 1б от А ,„ до А. на выходе

а

первого сумматора 9 будут только отсам

счеты йторого эхо-сигнала S xo Ckj-n ль): S,o(l d-nvibt);.. . S9xo(kjut).

Данные отсчеты записываются по адре- . Е;„ , ,,, соответ10

ственно,

На третьем тактовом интервале бло /17 адресации вновь передвигает свою адресацию еще на п. Таким образом,

А А

10

ю 10 А , ТО на выходе блока 17 адреизменяются в виде n.g , п,д , «ю

сации порядок обращения к BTOpOMi/ блоку 10 памяти будет следующий: В

5 В

7rt + 1 (О

В

,7г. t 2 „d

, Л.°

10

В

ю ва«-1

1,1 г,г

D лл т D

10 10

, Соответст Ю 10 10

венно на выходе первого сумматора 9 будут знамения отсчетов эхо-сигнала

в виде 30 .dMUt) + 5„ог(. U t) +

+ S5);( ( t)

S,,

S,,o,(4ut) + S5xoi()

.(k

эуо,

ut);

(kj.. &t)

,(kd-7.,ut) + ,();

40

):

S.xo,(

,(kd-n4,ut)5 S.xo,(kj-nvi t);

0

5

5эхо, (kjut).

Первые n отсчетов суммарного процесса с выхода первого сумматора 9 вновь заг(исываются в третий регистр 15, который характеризует оценку эхо- сигнала на третьем тактовом интервале. Аналогично протекает процесс и на других тактовых интервалах.

Поясним, каким образом протекают процессы в блоке 17 адресации. Как показано выше, на первом тактовом интервале на выходе блока 17 адресации порядок обращения к ячейкам памяти будет таким же, как и обращение к ячейкам памяти первого блока 6 памяти. Однако работоспособность выработки оценки эхо-сигнала не зависит от того, с какого состояния начина- ется обращение в первый момент к ячейкам памяти второго блока 10 памяти. Пусть в первый момент времени в регистре 20 хранится число п,о , Тогда на выходе первого сумматора 21 будет значение, равное -п,о + п,о 0. Таким образом, на второй вход второго сумматора 22 подается логический нуль, поэтому сигналы с выхода счетчика 16 беспрепятственно проходят на выход второго сумматора 22, тем самым обеспечивается синхронность адресации для первого 6 и второго 10 блоков памяти.

С началом второго тактового интервала его начало сопровождается синхроимпульсом от оконечного оборудования данных, тем самым состояние первого сумматора 21 записывается в регистр 20. Как было показано выше на выходе первого сумматора 21 был логический нуль. Тогда на выходе первого сумматора 21 появляется сигнал, равный п,о , который подается на второй вход второго сумматора 22. Таким образом производится увеличение адресации на втором тактовом интервале для второго блока 10 памяти на п.

Аналогичны процессы на третьем тактовом интервале. Действительно после записи в регистр 20 с началом третьего тактового интервала сигнала п,(, с выхода сумматора 21 на выходе последнего появляется значение о 10 2п(о и так далее.

Поясним третий процесс - процесс компенсации отсчетов эхо-сигналв в суммарном процессе, поступающем из канала связи. Как показано выше, суммарный процесс, поступающий из канала связи, хранится во втором регистре 1, а оценки эхо-сигнала хранятся в третьем регистре 13. После окончания выработки оценки эхо-сигнала последние последовательно по сигналу с второго выхода аналого-цифрового преобразователя (строб-импульсы окончания преобразования) начинают считываться из третьего регистра 15. На выходе вычитателя 8 остается лишь принимаемый сигнал, поступающий от противоположной станции из канала

связи, который далее преобразуется первым аналого-цифровым преобразователем 3 в аналоговую величину и выдается потребителю.

Таким образом в одной полосе частот организована дуплексная передача сигналов, компенсация сигналов своего . передатчика на входе приемника и выдача данных сигналов потребителю.

Формула изобретения

15

0

0

5

0

5

0

5

1. Устройство дуплексной передачи и приема сигналов, содержащее входной согласующий блок, коммутатор, вычита- тель, генератор,формирователь последовательности, первый блок памяти, первый цифроаналоговый преобразователь, последовательно соединенные второй цифроаналоговый преобразователь и аналого-цифровой преобразователь, последовательно соединенные первый сумматор и второй блок памяти, 5 причем первый выход формирователя последовательности подключен к первому входу коммутатора, второй вход которого соединен с вторым входом второго блока памяти, выход генератора подключен к первым входам входного согласующего блока, аналого-цифрового преобразователя, первого блока памяти и третьему входу второго блока памяти, отличающее- с я тем, что, с целью повышения помехоустойчивости за счет компенсации эхо-сигналов, введены первый, второй и третий регистры, элемент И, последовательно соединенные счетчик и блок адресации,последовательно соединенные четвертый регистр и второй сумматор, выход которого подключен к второ- . му входу первого блока памяти, третий, четвертый и пятый входы которого соединены соответственно с выходами счетчика, элемента И и первым выходом входного согласующего блока, выход первого блока памяти подключен к первому входу четвертого регистра, второй выход которого подключен к первому входу первого сумматора, второй вход которого соединен с выходом первого регистра, первый и второй входы которого соединены соответственно с выходом второго блока памяти и первач выходом блока адресации, второй выход которого подключен к четвертому входу второго блока памяти, первый выход аналого-цифрового преобразователя

19

подключен к первому входу второго регистра и второму входу второго сумматора, второй выход аналого-цифрового преобразователя подключен к второму входу второго регистра и первому входу третьего регистра, второй вход и сыход которого соединены соответственно с выходом первого сумматора и первым входом вычитателя, второй вход и выход которого соединены соответственно с выходом второго регистра и входом первого цифроаналогового преобразователя, выход генератора подключен к первым входам счетчика и элемента И, вторым входам блока адресации и четвертого регистра и третьим входам первого и третьего регистров, второй вход коммута ора соединен с.вторыми входами входного согласующего блока и элемента И, второй вход счетчика соединен с третьими входами входного согласующего блока и блока адресации и входом формирователя последовательности, второй выход которого подключен к четвертому входу коммутатора, первый и второй выходы которого подключены к четвертому и пятому входам входного согласующего блока, второй выход которого подключей к входу второго цифроаналогового преобразователя, при этом блок адресации содержит дешифратор и последовательно соединенные регистр, первый сумматор и второй сумматор, первый и второй входы которого соединены соответственно с входом дешифратора и первым входом регистра, второй и третий входы которого являются вто

5ЗО 537520

рым и третьим входами блока адресации, первым и четвертым входами, первым и вторым выходами которого являются соответственно вход дешифратора и второй вход первого сумматора, выходы дешифратора и второго сумматора.

0

5

5 ЗО

0

5

2. Устройство по П.1, отличающееся тем, что формирователь последовательности содержит последовательно соединенные счетчик и вьщелитель переходов через нуль, вход и выход которого являются первым и вторым выходами формирователя последовательности, входом которого является вход счетчика.

3 Устройство по П.1, о т л и - чающееся тем, что входной согласующий блок содержит триггер, счетчик, последовательно соединенные линию задержки, сумматор по модулю два, коммутатор и блок постоянной памяти, второй вход которого соединен с выходом счетчика, первый вход которого соединен с первым входом триггера , выход которого подключен к второму зходу коммутатора, выход сумма- гора по модулю два подключен к входу линии задержки и является первым выходом входного согласующего блока, вторым выходом, первым, вторым, третьим, четвертым и пятым входом которого яйляююя соответственно выход блока памяти, второй вход триггера, второй вход счетчика, второй вход сумматора по модулю два и третий вход триггера.

(риэ.2

фиг.Ъ

SU 1 515 375 A1

Авторы

Малинкин Виталий Борисович

Даты

1989-10-15Публикация

1987-12-15Подача