Эхокомпенсатор Советский патент 1992 года по МПК H04B1/52 

Изобретение относится к электросвязи и может найти применение в устройствах для дуплексной передачи двоичных либо речевых сигналов.

Известен эхокомпенсатор, содержащий линию задержки с отводами, перемножители, корреляторы, сумматор и вычитатель. причем отводы линии задержки соединены с первыми входами перемножителей, выходы которых соединены с входами сукматора, выход которого соединен с входом оычитгтеля, выход которого соединен с входами корреляторов, выходы ко- тсрь х соединены с вторыми входами перемножителей.

Известен цифровой эхокомпенсатор, содержащий первый и второй нелинейные элементы, первый и второй регистры, сумматор, вычитатель, перемножитель, цифро- энэлогооый преобразователь, первь:й и второй аналогс-цифровые преобразователи, причем выход первого анзлого--цифро- вс 0 преобразователя соединен с входом и выходом первого регистра, входом второго нелинейного элемента и первым входом перемножителя, выход которого соединен с первым входом второго анало- п-;.;-.1 о.того преобразователя, а выход с йдикгм с входом ци.- рсамглсгового пре- оСразователя и входом первого нелиней- исго эломэнгг;. выход когорого соединен с : -. вхо/.ом ьеремнож /теля, второй которого соединен с Г ХРДОМ пторсго нелинейною элемент э выход соединен с .jM зходс сумматора, второй вхсд которого соединен с вторым входом гере- мно ителя и выходом .птсрого регистра, в.--. LIд которого соединен с выходом суммато- рг

Недостатком узгестных эхсксмпенса- торгв рвпчется сложность. к ктакие зхо- к мпв сзторы содерхэт либо большое v- сло перемножителей, либо один быстродействующий перемножитель, сложный в практической реализации.

Наиболее близким к предлагаемому является эхокомпенсатор, содержащий блок согласования, первый и второй цифроана- ЛОГОЬУЙ преобразователь, последовательно соединенные гналого-цифровой преобразователь и вычитатель. коммутатор, блок памяти, сумматор, генератор управляющих им,ульсов, блок управления и формирователи кодовых комбинаций, выход которого, а та е выход блока согласования подключены соответственно к первому и второму информационным входам коммутатора, выход которого подключен к адресному входу блока памяти и к входу первого цифроана- логового преобразователя, выход которого

подключен к эхотракгу и к информационному входу аналого-цифрового преобразователя, информационный вход блока памяти соединен с выходом аналого-цифрового

преобразователя и с первым входом вычи- тателя, выход блока управления соединен с управляющим входом коммутатора, а выход генэратора управляющих импульсов соединен с управляющими входами блока

0 согласования, аналого-цифрового преобразователя и формирователя кодовых комбинаций.

Недостатком этого эхокомпенсатора является низкая помехоустойчивость из-за

5 большой погрешности недокомпенсации на выходе устройства, возникающей из-за влияния переходных процессов в эхотракте, которые при обучении устройства не учитываются.

0 Целью изобретения является повышение помехоустойчивости эхокомпенсатора. Поставленная цель достигается тем, что в эхокомпенсатор, содержащей блок согласования, первый и второй цифроаналоговый

5 прэобразователь, последовательно соединенные аналого-цифровой преобразователь и вычитатель, коммутатор, блок памяти, сумматор, генератор управляющих импульсов, блок угоавления и формирователь ко0 дов.х комбинаций, выход которого, а также рыход блока согласования подключены со- этветстврчьо к первому и второму ичфор- МЗЦ-1СННЫМ входам коммутатора, выход которого подключен к адресному входу бло5 кз памяти и к входу гервого цифроанэлого- вого преобразователя, выход которого подключен к зхстракту и к информационному входу англого-цифрового преобразователя, информационный вход блока

0 памяти соединен с выходом эналого-циф- ровсто преобразователя и с первым входом вычитателя, выход блока управления соединен с упрзнг.яющим входом коммутатора, а выход блока генератора управляю5 щих импульсов соединен с управляющими входами блока согласования, аналого-цифрового преобразователя и формирователя кодовых комбинаций, дополнительно ове- дены первый и второй регистры памяти и

0 хпюч, включенный между входом первого цифроаналогового преобразователя и выходом коммутатора, соединенным с первым адресным входом блока памяти и с информационным входом первого регист5 ра памяти, отводы и выход которого соединены соответственно с последующими адресными входами блока памяти по порядку возрастания их номеров, выход аналого- цифрового преобразователя, соединенный с последним информационным входом блока

памяти, подключен к. информационному входу второго регистра памцги. отеоды и выход которого соединены с предыдущими информационными входами блок памяти по порядку убывания их номеров, все выходы которого подключены к входам сумматора, выход которого соединен с вторым входом гычитателя, выход которогг гэеди- нен с входом второго цифроанало-ового преобразователя, управляющие входы первого и второго регистров памяти соединены с выходом генератора управляющих импульсов и входом блока управления, еторой и третий выход которого соединены соответственно с управляющим входом блоки памяти и управляющим входом ключа.

Сопос вительный анализ с известным псказывзгт. что предлагаемое устройстро отличается наличием новых блоков: двух регистров пам-ти и ключа, а тэкже их сетями с остатьными блоками.

Сравнение предлагаемого решения с другими техническими решениями показывает, что ключи электрических сигнэпов широко известны, а регистры памяти в виде элементов задержки применяются в цифровых зхосомпенсаторах дпа повь-шення их псме/.оустсй-мйости. в известных эхохсмпенсатог-s элементы задержки применяется ; НИИ С 5ь.СТрОДеЙСТГ уЮщим леремчсжитеггм, что приво/гу ок укэоэно выше, к усложнению эхскомтенсэ- тооа. В гиедпагэемом эхпксмгенс торе ге- гисгры 5мяти поименяются в сочетании г блоком пэм.С -,. что позволяет реализовать п. -чыше - и.е помехоустойчивости без г.римо-- нания неуемно ителей, что сбеспечииает достаточно прост-, ю практическую реализацию эхок - пенс9тгч а

На фиг. представлена фу гционал;-ьзя электрическая с/емз устройства: на фи .2 - эпюры напряжений, поясняющие работу устройства

Эхокомпенсатор на основе блока памяти (Фиг.1) содержит блок 1 согласования, коммутатор 2, первый цифроаналоговый преобразователь 3, аналого-цифровой преобразователь 4. формирователь 5 кодовых ксмб1 .нсций. блок б памяти, генератор 7 управляющих импульсов, вычитатель 8, сум- матор 9, второй цифроаналоговый преобразователь 0, первый 11 и второй 12 регистр памяти, блок 13 управления, ключ 14.

Эхскомпенсэтор на основе блока памяти работает следующим образом.

Перед сеансом оаботы так же. как у известного, осуществляется обучение эхо- компенсатора с учетом параметров подклю- ченного эхотракта. Ответный сигнал абонента во время обучения должен отсутствовать. Сущность обучения заключается в следующем.

По сигналу блока 13 управления коммутатор 2 соединяет выход формирователя 5 5 кодовые комбинаций с входом первого 11 регистра памяти и первым адресным входом блока 6 памяти Формирователь 5 кодовых комбинаций формирует двоичные комбинации Хгл. где m 0, 1, 2,..,, что харак0 терно также для известного, но в отличие от изгостного зстота следования указанных ДРОИЧНЫХ комбинаций меньше частоты ге- непатпра 7 в С раз, где С - коэффициент деления частоты входящего в состэв Фор5 мирователя 5 делителя. Например, Х0 ОО1 (фиг.2, а). В момент времени t О ключ 14 по сигналу блока 13 управления откопается на время, равнее периоду повторения Т импульсов генератора 7, по0 ступающих на управляющие входы блока 1 согласования, знчлого-ш фророго преоб- рг-зователя 4, первого 11 и второго 12 регистров памяти. Таким обоазом, на РХОД первого 3 цифроаналогового преобразова5 теля поступает двоичный импульс уровнем 001 и длительностью Т (фиг.2, б), который с выхода указанного цифрозчалоговсго преобразователя в аналоговом гиде поступает в эхотракт и одновременно на вход

0 анзпго-цифпового преобразователя 4, при этом форма импульса искажается вследствие влияния переходных процессов в экстракте (Фиг.2. в). Мгновенное значение такого импульса в произвольный

5 момент времени определяется по известной из теории эле тричес к.и/ цепей формуле наложения

X(t) )-t-,:t-T)(1) где h(t) - реакци эхотозкта на единичную

0 Функцию.

Аналого-цифровой преобрэзЈвэтель 4 преобразует аналоговый сигнал X(t) в двоичный Хп, где п 0. 1, 2,..., что также свойственно известном-. Однако в отличие

5 от известного управляющий сигнал ЗАПИСЬ с блока 13 управления на управляющий вход блока 6 памяти поступает с некоторой задержкой относительно момента открывания ключа 14 (фиг.2, г). Время

0 задержки равно (N -1)Т. где N - число информационных (адресных) входов блока 6 памяти.

Двоичные комбинации с выхода анало- го-цифрового преобразователя 4, соответ5 ствующие цифровым отсчетам размытого (фиг.2, в) импульса, продвигаются вдоль регистра 12 памяти, и в момент поступления сигнала ЗАПИСЬ первый по времени отсчет оказывается приложенным к первому информационному входу блока б памяти,

второй отсчет - к второму входу и т.д Одновременно и синхронно происходит продвижение кодовых комбинаций с выхода формирователя 5 вдоль первого регистра 11 памяти. Но поскольку кодовая комбина- ция на выходе формирователя 5 не изменяется в течение интервала времени от t О до t (N - 1)7 (Фиг,2, а), то в момент поступления сигнала ЗАПИСЬ на всех адресных входах блока 6 памяти оказывается одна и та же кодовая комбинация Х0 001. По сигналу ЗАПИСЬ информация, приложенная к информационным входам блока 6 памяти, записывается по адресу 001, причем первый по времени отсчет размы- того (фиг.2, в) импульса записывается в первую информационную область блока 6 памяти ( ак как он приложен к первому информационному входу), аналогично второй отсчет записывается во вторую информэци- онную область и т.д, Затем в момент ьреме- ни t СТ формирователь 5 вырабатывает следующую кодовую комбинацию Xi - 010 (фиг.2, s). и таким же образом происходит записо отсчетов размытого (фиг.2, в) им- пульса ьо все информационные области блока 5 памяти по адресу 010. Так поеторя- етсг до тех пор, пока Формирователь 5 не переберет .ее используемые дня передачи лзмчых ко,:сР1 : комбинации.

Таким образом, о результате процесса обучение в информационную область 1 блока б пзмп.} записывается следующая информация:

по адре-у Х0 записывается X0h(0); по Ј.;;:e--v Xi записывается Xih(O): (2)

по - ;;р;су Х- записывается Хтп(0). Е информационную область 2 Записываете/.- следую:: информация:40 по адрес/ Х0 записывается (T)-h(

по адресу Xi записывается (T)-h(0):

(3)

по адресу Хт записывается (T)-h(0).

Анзло: ично в информационную область N записывается следующая информация:

по адресу Х0 записыьзется X0{h(N-1)TT-

-h(N-2)

по адресу Xi записывается Xi{h(N-1)TJ-h |i J-2)(4)

по адресу Xm записывается Xm{h(N-1)T}- -h(N-2).

Коэффициент деления С входящего в состав формирователя 5 делителя частоты необходимо выбирать с учетом того, чтобы к моменту поступления в зхотракт каждого

0 5 0 5 0

5

0

5

0

5

последующего импульса переходные процессы от предыдущих импульсов (фиг.2 в) в основном закончились. Например, если эхокомпенсатор предназначен для работы с абонентскими линиями малой и средней длины, длительность переходных процессов (импульсной реакции) которых, как известно, не превышает (4 - 6) мс, целесообразно выбрать С 64, тогда при периоде Т 125 мкс импульсов генератора

7 интервал между соседними импульсами равен СТ 8 мс. а время обучения при числе кодовых комбинаций m 256 формирователя 5 составит 256 -8 2 с.

После окончания процесса обучения ключ 14 по сигналу с блока 13 управления устанавливается в постоянно открытое состояние, а коммутатор 2 подключает выход блока 1 согласования к входу первого 11 регистра памяти и первому адресному входу блока памяти. В режиме передачи данных импульсы ЗАПИСЬ на блок 6 памяти не поступают, блок памяти работает в режиме хранения и считывания данных. Сигнал X(t) с выхода источника сообщения поступает на вход блока 1 согласования, в которсм преобразуется в двоичную Форму Xi. где i 0, 1, 2,..., и поступает через коммутатор 2 на первый адресный вход блока 6 памяти и на информационный вход регистра 11 памяти. Одновременно этот же сигнал проходит через открытый ключ 14 на сход иифроаналогового преобразователя 3. D котором преобразуется в аналоговую форму, поступает на информационный вход аналого-цифрового преобразователя &, ъ котором преобразуется обратно в цифровую форму и в цифровом виде с выхода знзлогс-цифрового преобразователя поступает на первый вход вычитателя В. что характерно также для известного. На второй вход этого же вычитателя поступает цифровой сигнал с выхода сумматора 9, который в идеальном случае (при бесконечном числе отводов регистров 11 и 12 памяти и соответственно бесконечной информационной емкости блока 6 памяти) и при отсутствии ответного сигнала абонента является точной копией цифрового сигнала с выхода эналого-цифрового преобразователя 4. и сигнал на выходе вычитателя 8 равен нулю.

8 реальном устройстве указанный сигнал нулю не равен, так как имеет место некоторая ошибка недокомпенсации из-за влияния переходных процессов в эхотрак- те, однако при увеличении числа отводов регистров 11 и 12 памяти и соответственном увеличении числа информационных областей блока 6 памяти эта ошибка уменьшается, что является преимуществом предлатаемого устройства по сравнению с известным.

Поясним более подробно процесс компенсации эхосигнала. В произвольно выбранный дискретный момент времени от начала передачи информации t LT сигнал Х| с выхода блока 1 согласования распределяется на адресных входах блока 6 памяти следующим образом:

на входе ад - 1 отсчет XL;

на входе ад - 2 отсчет XL-i;(5)

иг. входе ад - N отсчет XL-N-M- Подставив значения считываемых из блока 6 пэмчти данных из выражений (2). (3) и (4) в выражение (5) и просуммировав их, найдем значение сигнала на выходе сумматора 9

Ui-XL-NHnKN-iyn-t-fXL-N

- XL-N- iM(N-2)T + (XL-N+З - XL-N+Z) x x b(N-3}Tl + +(XL - XL-i)h(O) -XL-N-ih(N-1) (XL-N+H-Ii 1

-XL-N4i(N-l-1)T.

Отсчеты сигнала Xi, как указано выше, поступают через ключ 14 на вход первого цифрсаналогового преобразователя 3, с выхода которого а аналоговом виде поступают в эхотрэкт и одновременно вместе с ответным сигналом абонента поступают на информационный вход аналого-цифрового преобразователя 4. Значение сигнала на выходе зналого-цифрового преобразователя 4 в дискретный момент времени t IT определяется по форму наложения

U-Xr,h(LT) + T (Xi-Xi-i)hI(L-l)T + Yi, (7)

i 1

где YI - отсчет сигнала абонента.

В результате вычитания друг из друга правых частей выражений (7) и (6) находим разностный сигнал на выходе вычитэтеля 8

ираз - U - О. - Xoh(LT) + Ј (Xi - Xti) x

I 1

x h(L-l)T + Yi - (N-1)T - V () - XL-N+i)h(N-M)T i 1

- Xoh(LT) + (X. - Xi- i)h(L- i)Tl i 1

(N-1) Yi- 6+ Yi.(8)

где (5 - погрешность недокомпенсации.

Из выражения (8) следует, что погрешность недокомпенсации составляет

5- X0h(LT)-XL-Nh(N-1) 1

+ I (Xi - Xi-i)h (L-I)T.

(9)

5Из теории электрических цепей изяест- но. что h(t) при увеличении ti по закону близкому к. экспоненциальному, а следовательно, путем увеличения N можно уменьшить погрешность недокомпенсации и повышать

,Q помехоустойчивость эхокомпенсатора. несмотря на влияние переходных процессов в эхотракте.

Формула изобретения Эхокомпенсатор. содержащий последо g вательно соединенные блок согласования и коммутатор, второй информационный вход которого соединен с выходом формирователя кодовых комбинаций, вход которого соединен с выходом генератора

2Q управляющих импульсов и с управляющими входами блока согласования и аналого-циф- рового преобразователя, информационный вход которого соединен с выходом первого цифроаналогового преобразователя и под25 ключей к эхотракту, первый выход блока управления соединен с управляющим входом коммутатора, выход которого подключен к первому адресному входу блока памяти информационный вход которого соединен с

Q выходом аналого-цифрового преобразователя и первым входом вычитателя, а также сумматор и второй цифроаналоговый преобразователь, отличающийся тем, что. с целью повышения помехоустойчи«с вости, в него введены, первый и второй регистр памяти и ключ, выход которого соединен с входом первого цифроаналогового преобразователя, а вход ключа соединен с выходом коммутатора и ин4(1 формационным входом первого регистра памяти, выходы которого соединены с 2...N адресными входами блока памяти соответственно, выход аналого-цифрового преобразователя соединен с N-м информа4ц ционным входом блока памяти и подключен к информационному входу второго регистра памяти, выходы которого соединены с 1,..(N-1) информационными входами блока памяти, выходы которого соединены с соотсл ветствующими входами сумматора, выход которого соединен с вторым входом вычи- тателя выход которого соединен с входом второго цифроаналогового преобразователя, а управляющие входы первого и второго

ее регистров памяти соединены с выходом генератора управляющих импульсов и входом блока управления, второй и третий выходы которого соединены соответственно с управляющим входом блока памяти и управляющим входом ключа.

S

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Устройство содержит блок 1 согласования, коммутатор 2, ЦАП 3 и 10, АЦП 4, формирователь 5 кодовых комбинаций, блок б памяти, генератор 7 управляющих импульсов, вымитатель 8. сумматор 9. Цель достигается введением регистров 11 и 12 памяти ихлюча 14. В блок 6 памяти записываются отсчеты импульсной реакции эхотракта. В процессе передачи сигналов осуществляется суммирование передаваемого сигнала с записанными сигналами и вычитание из эхосигнала. 2 ил. е Ј v| vj О О

Зспись

о

кТ