Многоканальный преобразователь угла поворота вала в код Советский патент 1985 года по МПК H03M1/48 

сного блока, второй, третий и четвертый входы блока определения октантов подключены соответственно к третьему входу блока микропрограммной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения подключен к первому выходу блока определения октантов, третий выход интерфейснвго блока подключен к второму выходу блока определения октантов

1144

90

и к третьему входу блока памяти, вторые выходы блока памяти и выходных регистров объединены и подключены к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленной шины подключен к четвертому выходу блока определения октантов ,, пятый выход которого соединен с третьим выходом блока памяти.

Изобретение относится к -автоматик и вьгчислительной технике и может быт использовано для связи аналоговьк источников информации с вычислительными комплексами, Известны многоканальные преобразо ватели угла поворота вала в код, содержащие СКТ-датчики, соединенные с входным коммутатором, коммутатор квадрантов, вход которого соединен с первым выходом распределительного блока, второй выход которого соединв с первым входом декодирукицего преобразователя код-напряжение, выход которого соединен с одним из входов блока сравнения, выход последнего с вторым входом декодирующего преобразователя, при этом входной коммута тор соединен с коммутатором квадран тов, первый вьгход которого соединен с входом распределительного блока, а второй и третий выходы последнего через развязывакшще усилители - с третьимвходом декодирующего преобра Ьователя, при этом второй вход блока сравнения заземлен lj . Недостатком таких преобразователей является их невысокая точность. Наиболее близким техническим решением к изобретению является многоканальт,ш преобразователь угла поворота вала в код, содержащий синусно.косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора подключены к одним входам первого и второго блоков выборки, выходы которых под-, ключены к одним входам первого и вто рого блоков сравнения, блок эталонного напряжения, подключенньй к первым входам первого и второго декодирующих преобразователей, первые выходы которых подключены к другим входам первого и второго блоков сравнения, выходы первого и второго блоков сравнения - к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первом входу распределительного блока, первьм выход распределительного блока - к управляющему входу коммутатора, второй выход к другим входам первого и второго блоков выборки, третий выход - к третьим входам первого и второго декодирующих преобразователей, блок определения oKTaaTOBj первьш выход которого подключен к цифровой вычислительной мй-шине, четвертый выход распределительного блока - к одним входам первого и второго блоков усреднения, другие входы которых соединены с третьими выходами первого и второго декодирующих преобразователей, а выходы первого и второго блоков усреднения подключены к первому и второму входам блока определения октантов, третий и четвертый входы которого соединены с пятым и шестым выхода ш распределительного блока 2. Недостатком известного преобразователя является функциональная зависимость выходного кода от угла поворота, что ограничивает его область применения и требует применения вычислительного устройства для формирования линейной зависимости выходного кода от угла поворота. 31 Цель изобретения - повышение точнести и расширение области применения многоканального преобразователя угла поворота вала в код. Поставленная цель достигается тем что в многоканальньш преобразователь угла поворота вала в код, содержащий синусно-косинусные датчики угла, под ключенные к входам коммутатора, первый и второй выходы коммутатора под(ключены к одним входам первого и вто рого блоков выборки, выходы которых подключены к одним входам первого и второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодируклцих преобразователей, первые выходы которых подключены к другим входам первого и второго блоков срав нения,, выходы первого и второго блоков сравнения - к вторым входам первого и второго декодирующих.преобразователей, вторые выходы которых под ключены к первому входу распределительного блока, первый выход распределительного блока - к управляющему -входу коммутатора5 второй выход - к другим входам первого и второго бдо- ков выборки, третий выход - к третьи входам первого и второго декодирующих преобразователей, блок определения октантов, первьй выход которого подключен к цифровой вычислительной машине, введен блок асинхронного обмена, входы которого соединены с вторым,, третьим и четвертым выходами блока определения октантов, первый выход- подключен к четвертым входам первого и второго декодирующих преобразователей, второй выход; - к первому входу блока определения октантов, второй, третий и четвертый входы блока определения октантов соединены соответственно с четвергьм выхо дом распределительного блока, выходом цифровой вычислительной машины и третьими выходами первого и второг декодирующих преобразователей, а пятый выход блока определения октантов подключен к второму входу распредели тельного блока. Блок определения октантов содержи блок микропрограммной памяти, арифме тический блок, блок памяти, блок управления обменом, блок регистров, ин терфейсный блок и блок совмещения, взаимно связанные между собой через двунаправленную шину передачи инфор04мации, блок микропрограммной памяти и арифметический блок соединены один с другим дополнительной двунаправленной шиной, вторые входы и выходы блока управления обменом и интерфейсного блока взаимно соединены, первый вход блока определения октантов подключен к вторым входам блока памяти, блока регистров и третьему входу интерфейсного блока, второй, третий и четвертый входы блока определения октантов - соответственно к третьему входу блока микропрограмйной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения - к первому |вьсх;оду блока определения октантов, третий вь1ход интерфейсного блока - к второму выходу блока .определения октантов и к третьему входу блока памяти, вторвш выходы блока памяти и выходных регистров объединены и подключены к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленной шины подключен к четвертому выходу блока определения октантов, пятый выход которого соединен с третьим выходом блока памяти. На фиг.1 приведена структурная схема преобразователя; на фиг.2 функциональная схема интерфейсного блока. Преобразователь содержит синуснокосинусные датчики 1 (СКТ), коммутатор 2, блоки 3 выборки, декодирующие преобразователи 4, блоки 5 сравнения, блок 6 определения окуантов, блок. 7 асинхронного обмена, распределительный блок 8, блок 9 эталонного напря жения, регистры 10 последовательного приближения, электронный ключи 11 разрядов с резисторкыми матрицами R-2R, блок 12 микропрограммной памяти, арифметический, блок 13, блок 14 памяти, блок 15 управления обменом, блок 16 регистров, интерфейсный блок 17, двунаправленную шину 18 передачи информации, блок 19 совмещения, блок 20 синхронизации, распределитель 21 тактовых импульсов, блок 22 адресного управления, блок 23 управления, блок 24 управления обмеиом, обеспечивакяций квитирование обмена информацией с блоком 13 и квитирование обмена командами с блоком 12, блок 25 синхронизации, регистр и дешифратор 26 микрокоманд, блок 27 сопряжения и управления магистральными приемопередатчиками. Блок 6 определения октантов построен на основе микропроцессорного комплекта низкопороговых КМОП БИС серии 588, предназначенного для построения развитых микровычислительных систем. Блок 6 выполняет следуклцие функции; сбор информации с регистров 10 и определение усредненных (по трем отсчетам) кодов напряжений Usiniyi и Ucos oi датчиков 1 (грубого и точного каналов), вычисление кодов тангенса (котангенса) угла поворота вала U s ii-io для и (. - и cos coso - и /шя (I S ill сх; и со S (X. или -К, -г-; и sintsi определение кода угла в диапазоне 0-45° (октанта) ,ui arctgK для и siniy U cosoi или ui 90 -at:ctgK2 для U sinoii U cosoi , определение кода номера октанта, со- ° гласование кодов угла поворота датчи ков 1 грубого и точного каналов. Блок 6 определения октантов состо ит из блока 12 микропрограммной памя ти (БИС УП КР588ВУ2) / преобразующего 16-разрядные коды команд впоследовательность 13-разрядных микрокоманд, арифметического блока 13 (БИС АУ КР588ВС2), представляющего собой уни версальный асинхронный модуль обработки цифровой информации для приема оперативного хранения (на 16-разрядных регистрах общего назначения РОН) обработки и вьщачи числовой и адресной информации с одной информационной шиной, шиной микрокоманд и шиной индикации состояния; блока, 14 памяти (БИС 556РТ7), предназначенного для хранения команд программы, блока 15 управления обменом (БИС СК KP588BF1) реализующего управление обменом по заданному алгоритму,- блока 16 регист ров, представляющего модуль ОЗУ, в koTopoM накапливаются результаты пре образования, интерфейсного блока 17 (БИС СК КР588ВГ1), предназначенного для обеспечения функционирования про цессорного комплекта по соответствующей временной диаграмме работы двунаправленной 16-разрядной шины 18 данных, адресов и команд (формироватепи 531А11АП, либо 589АП16); блока 19 совмещения, обеспечивающего связь по соответствующему алгоритму обмена блока 6 определения октантов с БЦВМ, Если БЦВМ имеет широкую шину (шины адресов и данных разделены одни от других), то блок 19 реализуется на БИС АД (адаптер узкая шина - широкая шина), либо на наборе ИС; если БЦВМ имееу узкую шину, то блок 19 реализу ется на обычных интегральных ключах, управляемых по прерыванию от БЦВМ. Блоки 15, 17 и 18 представляют собой системный интерфейс БИС СК 4, определяющий сопряжение между процессорным блоком (блоки 12 и 13) и системными устройствами (регистры 10, блок 16 и интерфейс БЦВМ). Блок 7 асинхронного обмена служит для организации обмена информацией между декодирующими преобразователями 4 и блоком 6 определения октантов по принципу прием-ответ. Распределительный блок 8 содержит блок 20 синхронизации, связанный с распределителем 21 тактовых импуль оо Q jj блоком 23 управления, другой вход которого связан с выходом распределителя 21, и блок 22 адресного управления, подключенный к блоку 20 синхронизации. При этом второй вход распределителя 21 является входом распределительного блока 8, второй ° ° 22 адресного управления управляющим входом распределительного блока 8, выходами которого явля ;гся соответственно выходы блоков 0 синхронизации и блока 22, а также выходы блока 23 управления..Распределительный блок 8 представляет собой логическое управлякнцее устройство. Блок 9 эталонного напряжения служит для формирования прецизионного опорного напряжения, по 1аваемого на соответствукшще входы декодирую. преобразователей 4. Многоканальньй преобразователь у поворота вала в код работает слёдующим образом. I При включении преобразователя по программе, заложенной в блоке 14, одновременно с сигналом установки преобразователя в исходное состояние запускается блок 22 адресного управления, обеспечивая работу входного коммутатора 2. Блок 20 синхронизации ,вь1рабатьшает эталонные частоты и управлякицие сигналы, необходимкге для синхронизации работы во времени отдельных логических устройств. . Блок 22 адресного управления обес печивает последовательное включение каналов входного коммутатора 2 и может быть вьшолнен на счетчике Джонсона (564ИЕ9) или кольцевом сдвигающем регистре (564ИР2). Включение сле дующего канала входного коммутатора происходит после окончания преобразования 3-го отсчета предьщущего канала. Управление работой блока 22 осуществляется по сигналам Включить с выхода блока 14, Конец преобразрвания 3-го отсчета предьщущего кана ла с блока 23 управления и эталонной частотой - блока 20 синхронизации. В момент перехода через нуль положительного полупериода напряжения питания СКТ-датчика блок 20 синхрони зации вырабатывает импульсы Начало преобразования, Импульс синхронизации с учетом фазовых сдвигов выходных напряжений различных датчиков 1 (грубого и точного каналов) относи тельно питающего напряжения, что обеспечивает процесс уравновешивания измеряе1 1х напряжений в момент дости жения рабочих участков синусоидального напряжения. Импульс синхронизации запускает распределитель 21 тактовых импульсов и блок 23, который управляет работой блоков 3 выборки и блока 6 определения октантов. ,Блок 23 управления состоит из |логических элементов, формирующих сигналы управления блоками 3 (Выборка, Хранение, Обнуление) для 3 отсчетов каждого канала входного коммутатора, и может быть выполнен в виде 2-разрядного двоичного счетчика (564ТМ2) и логической сборки (564ЛА9) для сигналов Конец преобразования 3 отсчетов каждого канала входного коммутатора 2, формиру ющей сигнал Пуск для блока 6 определения октантов, t Блоки 3 выборки обеспечивают с высокой точностью одновременную фиксацию мгновенных уровней U sinci и и cosoi , имеющихся на момент начала преобразования, и хранение выбранного уровня входных сигналов на время преобразования. Входные сигналы на это время отличаются от входа преобразователя. Информация с эыходов блоков 3 выборки одновременно поступает на один 1 08 из входов блоков 5 сравнения. Декодирующие преобразователи 4 в цепи синусного и косинусного сигналов одновременно запускаются сигналами с распределителя 21 тактовых импульсов. ВыходнБ1е эталонные напряжения декодирующих преобразователей 4 поступают на второй вход блоков 5 сравнения, где производится поразрядное сравнение измеряемого напряжения с эталонным. На вторые входы блоков 11 поступает опорное напряжение с выхода блока 9. На п-такте кодирования блок 5 сравнения вьфабатьшает импульс, поступающий на вход регистра 10 последовательного приближения и управляющий работой п-го разряда, отключая этот разряд из процесса уравновешивания при условии (, (где Uipвыходное напряжение декодирукмцего преобразователя). В результате преобразования на регистрах 10 установится 12-разрядный код U sinoC и U cosot СКТ-датчика. В этот момент с регистров 10 на вход блока 20 синхронизации поступает импульс Конец преобразования, который через блок 23 управления запускает блок 6 опр:;де- ления октантов (сигнал Пуск), который в соответствии с про1раммой. записанной в блоке 14 памяти, выполняет первые команды - записывает информацию с выхода регистров 10 в соответствукнцие регистры общего назначения РОН арифметического блока 13. После этого происходит второй запуск блоков 3 и декодирующих преобразователей 4 (режи.1 второго отсче-та), который происходит аналогично. Одновременно программным путем осуществляется блокировка выполнения следующей команды в блоке 6 определения октантов. Блокировка снимает-. ся следукшцм сигналом Пуск с блока 23. I Выполняется следующая команда, по которой происходит запись информации с регистров 10 в соответствующие регистры РОН блока 13 (режим второго отсчета). После этого аналогично протекает режим третьего отсчета, оканчивакяцийся записью результата преобразования с регистров 10 в соответствующие регистры блока 13. Выполнив команды приема информации режима третьего отсчета, блок 6 определения октантов приступает к выполнению последовательности команд обработки информации, поступившей с декодирующих преобразователей 4 в ре зультате выполнения режимов трех отсчетов. Одновременно запускается блок 22 адресного управления, и начинается процесс преобразования информации следующего канала входного коммутатора 2. Трехотсчетньш режим работы предлагаемого преобразователя исключает случайные погрешности преобразования, повьшает достоверность и точность работы. Такой режим обеспечивается высоким быстродействием работы блоков 3-6 и 8. От момента запуска очередного входного канала до окончания режима первого отсчета по этому каналу (появление на выходе регистров 10 и sihoi и и созвб), блок 6 выполнит все команды последовательной обработ ки информации по предьдущему входном каналу, заканчивакнциеся командой Ос танов, по которой блок 6 прекращает обработку информации и ждет следующей команды. Пуск с блока 23 управления. Работа блока 6 определения октантов осуществляется следующим образом Работа начинается сигналом .Пуск с распределительного блока 8, поступающим на вход блока 12 микропрограм мной памяти. По этому сигналу в исходное состояние устанавливается элемент синхронизации блока 12, служащий для формирования сигналов управления, начала и окончания выдачи микрокоманд и внешних сигналов на вы воде Синхронизация блока 12, предназначенньпс для управления блоком 13 (БИС АУ), обнуляется регистр текущего адреса в блоке 12, который служит для адресации текущей микрокоманды в микропрограмме Блок 12 преобразует 16-разрядные команды в последовательность 13-разрядньпс микрокоманд. I В блоке 14 памяти записана последовательность команд обработки информации. На выводах микрокоманд блока 12 устанавливается код начальной установки блока 13, и после этого блок 12 переходит к формированию следующей микрокоманды. По микрокоманде начальной установки элемент синхронизации блока 13 устанавливается в исходное состояние и перехо1010 дит в режим приема следующей микрокоманды и ее выполнения.Одновременно блок 13 на выводе Исполнено уста- навливает сигнап разрешения приема следующей микрокомашты. Блок 12, получив сигнал разрешения (квитирования) от блока 13, вьщает следующую 2-ю микрокоманду и одновременно формирует следующую 3-ю микрокоманду. Блок 13, получив 2-ю микрокоманду, вьшолняет ее и вьдает в шину 18 данных, адресов и команд содержимое регистра счетчика команд - адрес первой команды, записанной в блоке 14 памяти, и устанавливает на выводе Исполнено сигнал, разрешающий прием 3-й микрокоманды. Интерфейсный блок 17 осуществляет сопряжение внутри процессорного интерфейса, выполненного по асинхронному принципу. Обмен информацией про исходит по сигналам квитирования Прием-ответ с шиной 18. Блок 17 выполняет следующие функции: микропрограммное управление,управление обменом информацией между процессором (блоки 12 и 13) и внешними устройствами (блоки 7, 10 и БЦБМ или ОЗУ - блок 16j, управление двухнаправленными магистральными приемопередатчиками на БИС МОП КР588 ВА1. Интерфейсный блок 17 может быть выполнен на БИС СК Кр5888Г1 (системный контроллер). Выбранным устройством в данном случае является блок 14 (первая его ячейка, где записана первая 16-разрядная команда). Одновременно блок 12 выдает третью микрокоманду в блок 13, в соответствии с которой блок 13 снимает с шины 18 адрес первой команды и увеличивает содержание счетчика команд на единицу, а блок 17 выдает сигнал Ввод в процессор. Выдав третью микрокоманду и получив сигнал Ввод в процессор, блок 14 выставляет в шину 18 вместе с сигналом сопровождения содержимое первой ячейки первую 16-разрядную команду (записать содержимое регистра 10 первого екодирующего преобразователя 4 по первому отсчету в первый регистр общего назначения (РОН) блока 13), которая поступает на вход 16-разрядной команды блока 12. Получив первую команду, блок 12 ачинает вьграбатывать последовательность 12-разрядных микрокоманд, по которым осуществляется исполнение данной команды: увеличивается содержимое счетчика команд в блоке 13 на единицу (в итоге содержимое счетчика команд увеличивается на две единицы) определяется адрес обращения в соответствии с полученной командой (типом адресации); вьщается адрес обращения в шину 18, блок 17 в соответ- ствии с командой вьщает сигнал Сопровождение адреса, а блок 7 асинхронного обмена по этому сигналу оп ределяет, какой из регистров 10 необходимо подключить к шине 18 по пйи ходу сигнала Ввод в процессор, который также вьщает блок 17 к моменту дешифрации адреса в блоке 7 и при подготовке к операции передачи данных, а, получив сигнал Ввод в про- цессор, блок 7 подключает к шине 18 регистр 10 первого декодирукяцего преобразователя 4 и вьщает сигнал Сопровождения данных, записывается со держимое регистра 10 первого декодирующего преобразователя 4 в первый РОН блока 13j выдается содержимое счетчика команд блока 13 в шину 18 адреса второй команды,который по сравнению с адресом первой команды увеличен на дв единицы,увеличивается на единицу содер жимое счетчика команд блока 13. Блок 12 по второй команде тывает последовательность микрокоман записи содержимого регистра 10 второ го декодирующего преобразователя 4 п перво14у отсчету во второй РОН блока 13. Операция происходит аналогично. Одновременно с выдачей в шину 18 третьей команды происходит запуск декодирующих преобразователей 4 в ре жим второго отсчета. Третья команда (запись содержимог регистра 10 первого декодирукицего преобразователя 4 второго отсчета в третий РОН блока 13) до окончания ре жима второго отсчета в блок 12 не по ступает, т.е. 16-разрядный код третьей к 1анды стоит в шине 18 (происходит блокировка сигнала Сопровождение команды из блока 14 до момента появления на регистрах 10 ре зультатов преобразования по режиму, второго отсчета). После окончания режима второго отсчета сигнал Сопровождение команды из блока 14 разрешает исполнение третьей и-чет- |вертой команд (запись содержимого ре гистра 10 второго декодирующего преобразователя 4 в четвертый РОН блока 13 по режиьгу второго отсчета). Процесс протекает аналогично выполнению первой и второй команд. После этого в щину 18 вьщается пятая команда (запись в пятый РОН блока 13 содержимого регистра 10 первого дексдирукяцего преобразователя 4 по режиму третьего отсчета). Исполнение пятой, а затем и шестой команд блокируется до момента окончания режима третьего отсчета, после чего через блок 22 адресного управления запускаются в работу декодирующие преобразователи 4 в режиме первого отсчета второго информационного канала входного коммутатора 2. Блок 14 сигналом Сопровождение команды разрешает исполнение пятой и шестой команд. Седьмая и все последующие команды, вьщавае1Ф1е в шину 18, являются командами обработки информации и выполняются без блокировки. Вывод усредненных кодов угла (после сопряжения кодов грубого и точного каналов СКТ-датчика) первого информационного канала на соответствуюаД€е выходные регистры блока 16 происходит до момента окончашш режима первого отсчета второго информационного канала входного коммутатора 2, Вьшод осуществляется следукщим образом: в шину 18 с блока 13 вьщается адрес выходного регистра блока 16 в соответствии с командой вывода, выходной регистр блока 16 с этим адресом переходит в режим ожидания информации из шины 18 по сигналу Вывод из процессоров, блок 13, управляемый блоком 12, снимает с шины 18 адрес выходного регистра блока 16, выставляет в шину 18 данные обработки первого информагцюнного канала входного коммутатора 2, вьщает сигнал Вывод из процессора, по которому осуществляется запись данных в регистр блока 16, после чего регистр блока 16 вьщает сигнал подтверждения записи, и блок 13 шины 18 информацию. Последней в программе является команда Останов, по которой блок 6 определения октантов прекращает все вычисления и переходит в режим ожидания команды Пуск с распределительного блока 8. Во время работы преобразователя опускается прерывание выполнения )Щограммы БЦВМ или другим внешним .етройством. Режим прерьшания программы происходит следукмцим образом: блок 13 име|ет шестнадцать 16-разрядных РОН, из которых выделяются РОН 6 и 7, причем РОН 7 используется в качестве счетчика команд, т.е. содержит адрес сле дующей исполня1емой команды. При исполнении ряда команд, требующих времанного запоминания данных (например, адреса возврата при обращении Тк подпрограмме определения или подпрог рамме стыковки усредненных кодов гру бого и точного каналов СКТ-датчика), или при внешних прерываниях РОН 6 используется как указатель стека. Стек - это способ организации массива элементов памяти, при котором запись или выборка элементов производится по принципу: последний записа нный элемент выбирается из массива первым. Программой определяетсяобласть момента, отведенная под аппаратный стек (10-12 последних регистров блока 16)i Блок 15 управления об меном также осуществляет сопряжение интерфейсного блока 17, шины 18 с интерфейсом БЦВМ и внутрипроцессорньм интерфейсом блока 6 определения октантов. Блок 15 может быть вьшолнец на БИС СК Кр588АГ1 или наборе ИС серии 564. Блок 15 управления обменом включа ет в себя блок 28 управления приоритетной обработкой прерываний и блок 29 управления прямым доступом к памяти. При осуществлении обра ботки прерьшаний в работе блока 15 участвуют блок 24 управления обменом блок 25 синхронизации и дешифратор 26 микрокоманд, которые входят в сос тав :интерфейсного блока 17. При получении сигнала прерывания от БЦВМ блок 15 сравнивает приоритет линии прерьшания с приоритетом процессора блока 6 определения октантов записанным в специальном 16-разрядном регистре блока 13 (регистре слова состояния процессора ) .Если приоритет, линии прерывания выше приоритета про цессора, блок 15 вьйает сигнал разре шения прерывания после окончания те кущей команды и начинает выполнять процедуру прерывания. I Сигнал разрешения прерьшания с блока 15 поступает на блок 19 совмнщения, которьй осуществляет подключение шины 18 к шине БЦВМ. После получения сигнала разрешения прерьшания БЦВМ выставляет на шине данных адрес вектора прерывания, по получении которого блок 15 управляет работой блока 13 следующим образом: запоминает в стеке (ячейке памяти, адрес которой находится в указателе стека РОН 6) текущее слово состояния проце сора, в следующей ячейке стека запоминает адрес очередной команды прерванной программы, записывает в стеке (ячейке памяти, адрес которой находится в указателе стека РОН 6) текущее слово состояния процессора, в следующей ячейке стека запоминает . адрес очередной команды прерванной программы, записывает в счетчик команд (РОН 7) блока 13 адрес подпрограммь обработки прерывания (первое слово вектора прерывания) и в регистр словасостояния процессора блока 13 второе слово вектора прерывания (новое слово состояния процессора), Блок 6 определения октантов вьшолняет все команды в соответствии с программой-прерывания, записанной в памяти БЦВМ или любом внешнем устройстве, и по последней команде программы прерьгоания осуществляет дальнейшее вьшолнение своей прерванной программы. При передаче результатов вычисления из преобразователя в БЦВМ (режим перекачки информации из памяти блока 6 определения октантов) режим прерывания осз/ществляется другим способом: сигнал прерывания отБЦВМ одновременно поступает на блоки 15 и 17, При этом в блоке 15 происходит срав- . нение приоритетом, а блок 17 блокирует внутренний канал микропроцессорного блока от шины 18 и через блок t9 подключает шину 18 к интерфейсу БЦВМ. При наличии сигналов Сопровождение адреса и Ввод в БЦВМ выходные регистры блока 16 могут быть использованы как ОЗУ БЦВМ (режим прямого доступа к памяти). Выполнение блока 6 определения октантов на основе микропроцессорного комплекта и введение блока 7 асинхронного обмена позволяет создать функци-, онапьно законченный автономньй преобразователь угла поворота вала в код., угла, ,что расширяет область его при-, меднения.

Ifsiaai

К uHmeffeuсубЦВН

5

EK

9

1

71

fr

I,

29

27