Делитель частоты следования импульсов Советский патент 1985 года по МПК H03K23/00 

Изобретение относится к вычислительной технике, в частности к делителям частоты с переменным коэффициентом деления,.предназначенным для использования в различной радиоэлект ронной аппаратуре, например, в качес ве датчиков интервалов времени, умно жителей опорной частоты в схемах фазовой автоподстройки ча.стоты и т.д Цель изобретения - повышение быст родействия.. На фиг.1 показана блок-схема пред ложенного делителя частоты; на фиг,2 временные диaгpaм в)I его работы. Делитель содержит генератор 1 импульсов, фазосдвигающий элемент 2, электронный коммутатор 3, триггер 4 элемент И 5, счетчик 6 импульсов, ре гистр хранения кода целой и дробной частей коэффициента деления, образованный кольцевым сдвиговым и статическим регистрами 7 и 8 соответственно, входную и выходную шины 9 и 10 соответственно. Выход генератора 1 импульсов под включен к входу фазосдвигающего элемента 2, который сво.ими выходами соединен с первой группой входов электронного коммутатора 3, вторая группа входов которого соединена с группой выходов кольцевого сдвигового регистра 7, а выход - с входами триггера 4 элемента И 5, второй вход которого соединен с выходом триггера 4, а выход - со счетным входом счетчика 6 импульсов, установл1енные входы которого ПОДКЛЮЧЕНЫ к выходам статического регистра 8, а выход со входом синхронизации кольцевого сдвигового регистра 7 и выходной шиной 10 устройства. Информационные вхады регистров 7 и 8 соединены с входной шиной 9 устройства, дополнительный выход кольцевого сдвигового регистра 7 соединен с первьш входом триггера 4. Генератор 1 импульсов предназначен для выработки импульсов с частотой f 50,0 МГц и выполнен в виде кварцевого генератора на интегральны схемах серии 500. Фазосдвигающий элемент 2 служит для формирования импульсов с частотой генератора 1 импульсов, равной 50,0 МГц, сдвинутых по фазе на вели123пчины -, -, -,.,., -, где число дискга m гаtn ретностей m 10, а п принимает значения от 1 до 10. Фазосдвигающий эле мент 2 выполнен в виде коммутируемой линии калиброванных задержек, в качестве элементов задержек использованы микросхемы сепии 100 К. Электронный коммутатор 3 предназначен для подключения одного из элементов задержек (в нашем случае одного из десяти) фазосдвигающего элемента 2 к входам триггера 4 и логического элемента И 5. Коммутатор 3 представляет собой мультиплексор на 10 входов с дешифрацией задержек и выполнен на микросхемах К500 ИД164М. Триггер 4 и элемент 5 совместно предназначены для орг-анизации пропуска импульса генератора 1 импульсов в моменты времени, программируемые кольцевым сдвиговым регистром 7. Триггер 4 и логический элемент И 5 выполнены на микросхемах серии 500. Счетчик 6 импульсов выполнен в виде программируемого вычитающего счетчика, работающего в режиме делителя частоты с переменным коэффициентом деления и предназначенного для формирования импульсов, соответствующих заданному коэффициенту деления. В качестве счетчика 6 импульсов использованы микросхемы К 500ИЕ 137. Кольцевой сдвиговый регистр 7 и статический регистр 8 совместно образуют регистр хранения кода целой и дробной частей коэффициента деления. При этом кольцевой сдвиговый регистр 7 предназначен для записи и хранения информации о величине дробной части коэффициента деления, а также команд о необходимости пропуска импульса и подключения через электронный коммутатор 3 выбранного элемента задержки фазосдвигающего элемента 2. Кольцевой сдвиговый регистр 7 в общем случае имеет п+1 разряд по ширине, где п определяет значение задержки, выбираемой электронным коммутатором 3 в данный момент времени, и один разряд определяет момент, в который нужно сделать пропуск импульсов. Число п определяется соотношением п /log 2 Q, где g - минимальное значение дробной части коэффициента деления. Число разрядов регистра 7 по глубине равно величине знаменателя дробной части коэффициента деления. Статимескип регистр 8 служит для записи и хранения информации о вели не целой части коэффициента деления и выполнен р-разряднь1М, где р определяется соотношением р , log М, где М - коэффициент деления целой части. Кольцевой сдвиговый и статически регистры 7 и 8 выполнены на микросх мах серии 500 (КЗООИР141). В приведенном примере регистр хр - нения кода целой и дробной частей коэфе1)ициента деления образован 5разрядным кольцевым сдвиговым регис ром 7 (Рг1-Рг5) и 10-разрядным статическим регистром 8. Делитель частоты работает следующим образом. Пусть необходимо сформировать вы ходные импульсы с коэффициентом дел ния К 3,3 при дискретности дробно части 111 10. При частоте импульсов генератора 1 f 50 МГц величина дискретности дробной части равна -, где Т - период частоты генератора „11 1 импульсов, равный - 20 НС. Тогда - 7п 2 не. m 10 Как видно из временных диаграмм, для того, чтобы сформировать выходные импульсы с коэффициентом деления К 3,3, необходимо каждый третий импульс генератора 1 импульсов (см. 4мг.2 а) сдвигать после каждого сформированного выходного импульса |На 6 НС (см. фиг. 2 j6). При этом по входной шине 9 в кольцевой сдвиговый регистр 7 из программного устройства (не показано} заносится информация о величинах задержек при формировании требуемого коэффициента деления, а в статический регистр 8 - информация о величине целой части коэффициента деления. Для К 3,3 значения задержек составляют 6, 12, 18, 4, 10, 16, 2, 8, 14, О,6, 12 НС и т.д., т.е. через m импульсов (в нашем случае m VO) эти значения повторяются, ffa вход фазосдвигающего элемента 2 с генератора 1 импульсов поступают импульсы с частотой f 50 МГц. Информация о величинах задержек импульсов с выхода кольцевого сдвигового регистра 7 поступает на вход электронного коммутатора 3, посредством которого осуществляется подключение соответствующего элемента задержки фазосдвигающего элемента 2. При переходе величины задержки через нуль (0) на выходе электронного коммутатора 3 оказывается лишний (четвертый) импульс, который на счетчик 6 импульсов не должен пройти. Гашение таких импульсов производится триггером 4 и логическим элементом И 5 по программе, хранящейся в кольцевом сдвиговом регистре 7. При поступлении из регистра 7 на вход триггера 4 О на его выходе устанавливается состояние 1 и элемент И 5 пропускает импульсы на счетчик 6 импульсов без гашения. При поступлении в триггер 4 1 открывается вход элемента И 5 по заднему фронту переднего импульса. В счетчике 6 импульсов в каждом такте производится перезапись коэффициента деления целой части, хранящейся в статическом регистре 8, и в момент очистки счетчика 6 на его выходе будет сформирован импульс переноса с заданн1ям ко эффициентом деления К 3,3, который (импульс) поступает на выходную шину 10 устройства (фиг. 2 в). При формировании выходных импульсов с коэффициентом деления К 3,8 также необходимо сдвигать каждый третий импульс, с той лишь разницей, что в процессе формирования повторяются значения задержек 8, 6, 4, 2, О НС (см. фиг. 2 г, д). Таким образом, данный делитель частоты использует принцип повторяемости информации о величинах задержек при формировании дробного коэффициента деления. Информация о требуемых величинах задержек предварительно записывается в кольцевой сдвиговый регистр и используется в последующем ри формировании выходных импульсов с заданным коэффициентом деления. то позволяет исключить из схемы деителя накапливающий сумматор и тем самым повыс ить его быстродействие. Продолжение д I I I I b I n o i I 1 I i I i I I 1 I ж I 1 I I I II I I t I . Фиг. 2

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий статический регистр и генератор импульсов, выход которого соединен с входом фазосдвигающего элемента, выходы которого подключены к первой группе входов электронного коммутатора, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом триггера, а выход - со счетньм входом счетчика импульсов, выход которого соединен, с выходной шиной, отличающийся тем, что, с целью повьшения быстродействия, в него введен кольцевой сдвиговый регистр, информационные входы которого соединены с информационными входами статического регистра и входной шиной, вход синхронизации - с выходом счетчика импульсов, группа выходов - с второй группой входов электронного коммутатора, а допол- нительню выход - с первым входом триггера, второй вход которого под(Л ключен к выходу электронного коммутас тора. СП (jff/e.f