Устройство для ввода информации Советский патент 1985 года по МПК G06F3/04 

чены к первым входам элементовИ третьей группы, другой выход - к второму входу одного из элементов И третьей группы и к третьим, входам одних из элементов И первой и второй групп, выходы элементов И третьей группы соединены с третьими входами других элементов И первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого элемента И третьей группы.

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее коммутаторы, блок памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первьй и второй элементы ИЛИ, первьй и второй регистры адреса, первый и второй дешифраторы, первый выход распределителя импульсов соединен с входом последовательного ввода первого регистра адреса, второй выход - с управляющими входами первого, второго и третьего блоков ключей, третий выход через блок элементов задержки с информационным входом первого блока ключей, выходы которого являются управляющими выходами группы устройства, четвертый выход - с управляющим входом второго дешифратора, пятый выход - с входом последовательного ввода второго регистра адреса, шестой выход - с входом сброса второго регистра адреса, одни выходы которого подключены к информационным входам второго дешифратора, другие выходы - к информационным входам второго блока ключей, выходы которого являются адресньмн выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор с адресными входами коммутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, отличаюсл щееся тем, что, с целью увеличения быстродействия устройства, в него введены элементы И первой, второй и третьей групп и третий деI шифратор, управляющий вход которого подключен к седьмому выходу распределителя импульсов, а информационСП ные входы - к выходам второго регистра адреса, выходы коммутаторов (UD 4ib соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым 01 входам элементов И первой группы и к первым входам элементов И второй группы, вторые входы которых соединены с выходами блока памяти, а выходы элементов И первой и второй групп подключены к соответствующим , входам блока сравнения и входам первого и второго элементов ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подклю

«

Изобретение относится к вычислительной технике и может быть использовано в устройствах для регистрации статистических данных об изменении состояний двухпозиционных датчиков. .

Известно устройство для ввода информации, содержащее коммутатор, дешифраторы, регистр адреса, генератор, блок запоминания состояний датчиков, блок определения изменения состояния датчиков, схемы ИЛИ и вентили .

Недостатком данного устройства является узкая область применения.

Наиболее близким по технической сущности к .изобретению является устройство для ввода информации, содеря ащее коммутаторы, блок памяти с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первый и второй элементы ИЙИ, первьй и второй регистры адреса, первый и второй дешифраторы, выход распределителя импуль сов соединен с входом последов4тельного ввода первого регистра адреса, второй выход - с управляющими входами первого, второго и третьего блоков ключей, третий выход через блок элементов задержки - с информационным входом первого блока ключей, выходы которого являются управляющими выходами.групгам устройства, четвертый выход - с управляющим входом второго дешифратора, пятый выход с входом последовательного ввода второго регистра адреса, шестой выход - с входом сброса второго регистра адреса, одни выхода которого подключены к информационным входам второго дешифратора, другие выходы к информационным входам второго блока ключей, выходы которого являются адресными выходами младщих разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходь которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор - с адресными входами коммутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов 21.

Недостатком известного устройства является пониженное быстродействие .

Цель изобретения - повышение быстродействия устройства.

Указанная цель достигается тем, что в устройство для ввода информации, содержащее коммутаторы, блок памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первый и второй элементы ИЛИ,, первый и второй регистры адреса, первьй и второй дешифраторы, первый вых.од распределителя импульсов соединен с входом последовательного ввода первого регистра адреса, второй выход с управляющими в:г5;одами первого, второго и третьего ключей, третий выход через блок элементов задержки - с информационш)1м входом первого блока ключей, выходы которого являются управляющими выходами группы устройства, четвертый выход - с управляющим входом второго дешифратора, пятый выход - с входом последовательного ввода второго регистра адреса, шестой выход - с входом сброса второго регистра адреса. одни выходы которого подключены к информационным входам второго дешифратора, другие выходы - к информационным входам второго блока ключей, выходы которого являются адресными выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационным входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор - с адре ными входами коммутаторов и с адрес нымя входами блока памяти, входы данных, которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, введены элементы И первой, второй и третьей групп и третий дешифратор, управляющий вход которого подключен к седьмому вьпсоду распределителя импульсов, а информационные входы - к выходам второго регистра адреса, выходы ком мутаторов соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым входам элементов И первой группы и к первым входам элементов И второй группы, вторые вход которых соединены с вьгходами блока памяти, а выходы элементов И первой и второй групп подключены к соответ ствующим входам блока сравнения и входэм первого и второго элементов ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подключены: к первым входам элементов И третьей группы, другой выход - к второму входу одного из элементов И третьей группы и к трет иквходам одних из элементов И первой и второй групп, вьссода элементо И третьей групгай соединены с третьи ми входами других элементов И первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого элемента И третьей группь. На фиг. t изображена схема устройства; на фиг, 2 - схема распределителя импульсов; на фиг. 3 - вре менные диаграммы. Устройство содержит коммутаторы блок 2 памяти, первый дешифратор 3, регистр 4 адреса, с первого по 5Clio Третий блоки 5-1 - 5-3 ключей, распределитель 6 импульсов, второй дешифратор 7, Третий дешифратор 8, второй регистр 9 адреса, блок 10 сравнения, первая, вторая и третья группы элементов И 11-13 соответственно, первый 14 и второй 15 элементы ИЛИ, блок 16 элементов задержки, входы 17, адресные выходы 18 старших разрядов, управляющие выходы 19 группы устройства, первый 20 и второй 21 управляющие выходы устройства, генератор 22 импульсов, с перв.рго по пятый элементы И 23-27, первый 28 и второй 29 триггеры, элемент НЕ 30, элемент ИЛИ 31, формирователь 32 импульсов, адресный выход, 33 младших разрядов устройства. Устройство работает следующим образом. Б исходном состоянии регистры 4 и 9 находятся в нулевом состоянии, а ключи блоков 5 закрыты. Па управляющих входах дешифраторов 7 и 8 находятся разрешающие потенциалы. На первом выходе дешифратора 3 находится разрешающий потенциал, открывающий коммутатор 1. Все входные сигналы этого коммутатора проходят на его выходы и поступают на входы блока 2 памяти и входы группы элементов И 11. Блок 2 памяти производит пара.ллельную запись поступившей информации и одновременно вьщает информацию по этому адресу; за предыдущий момент времени, которая в параллельном коде поступает на входы группы элементов И 12. С выходов обеих групп элементов И 11 и 12 информация поступает на входы блока 10 сравнения. В случае равенства текущей информации и информации за предыдущий момент времени блок 10 сравнения вьщает сигнал, поступающий на вход распределителя 6. Последний изме.няет состояние регистра-4 на единицу, подключая тем самым другой коммутатор 1. Аналогично описанным происходят запись и сравнение информации за текущий и предыдущий моменты времени по новой группе датчиков, подключенных к данному коммутатору и в случае равенства происходит переключение на новьй коммутатор. Такая процедура повторяется до тех пор, пока не подключается датчик или датчики, изменившие своб состояние. В этом случае коды, поступающие на блок 10 сравнения, не равны, и сигнал на вьпкоде блока 10 сравнения не сформирован. Распределитель 6 импульсов снимает запрет с управляющего входа де шифратора 8 и поэтому только на его первом выходе остается разрешающий потенциал. Таким образом, информаци только с первого датчика из данной группы поступает на блок 10 сравнения . Б случае равенства кодов распределитель 6, получив сигнал с выхода блока 10 сравнения, увеличивает состояние регистра 9 на единицу, подключая тем самым следующий датчик. Такой опрос повторяется, пока не подключается датчик, изменивший свое состояние, В этом случае распределитель 6 открывает ключи 5, и адрес данного датчика, а также значение текущего времени поступают на выход устройства. Одно временно на выход устройства через элементы ИЛИ 14 и 15 поступает информация о направлении изменения состояния-данного датчика. Далее устройство проверяет, находятся ли в этой группе еще датчики, изменившие свое состояние, Для этого запрещающий потенциал снова подается на управляющий вход дещифратора 8 и снимается с управляющего входа дешифратора 7, Дешифратор 7, в отличие от дешифратора 8 при снятии запрета с его управляющего входа имеет на одном из своих выходов запрещающий потенциал, а на остальньк выходах - разрешающие потенциалы, в данный момент времени запрещающий потенциал имеется на то выходе дешифратора 7, который соответствует датчику, изменившему свое состояние. Запрещающий потенциал имеется также и на выходе соответствующего элемента И группы 13, вхо которого подключен к данному выходу дешифратора 7, Благодаря тому, что выход каждого элемента И группы 13 подключен к входу предыдущего элеме та И группы 13, запрещакщие потенци алы имеются и на выходах всех предаг дущих элементов И группы 13, поэтом к блоку 10 сравнения оказываются подключенными все последукядие датчики из данной группы. Равенство данных кодов означает, что в этой группе нет больше датчиков, изменив ших свое состояние, з в случае 45 нерапеиства происходит определе гие адреса следующего датчика в этой группе аналогично описанному. Для этого снимается запрет с управляющего входа дешифратора 8 и подается запрет на управляющий вход дешифратора 7. Распределитель 6 начинает далее изменять состояние регистра 9 до нахождения нового датчика в этой группе, изменившего свое состояние. Код адреса этого датчика опять считьшается на выход устройства и далее устройство опять проверяет наличие в этой группе новых датчиков, изменивших свое состояние. В случае, если таких датчиков не оказывается, распределитель 6 устанавливает регистр 9 в исходное нулевое состояние и изменяет на единицу состояние регистра 4, подключая тем самым новую группу датчиков. Далее процесс полностью аналогичен описанному. Распределитель 6 работает следующим образом. Триггеры 28 и 29 находятся в исходном нулевом состоянии. При равенстве входных кодов блок 10 сравнения выдает единичный сигнал, который разрешает прохождение импульсов с выхода генератора 22 через элемент И 23 на счетный вход регистра 4 и установочный вход регистра 9, так как на инверсном выходе триггера 28 находится разрешающий потенциал, В ка;честве регистров 4 и 9 можно применить счетчики-регистры или регистры сдвига. При несовпадении кодов блок 10 сравнения вьщает нулевой потенциал, запрещающий прохождение импульсов через элемент И 23 и разрешающий прохождение импульса через элемент И 24 благодаря инвертору 30, Импульс с выхода элемента И 24 своим задним фронтом переводит триггер 28 в единичное состояние, снимая тем самым запрет управлякщего (стробирующего) входа дешифратора 8. , По временной диаграмме (фиг, 3) следует совпадение кодов трех датчиков, благодаря чему с выхода элемента И 25 через элемент ИЛИ 31 поступает несколько импульсов на счетный вход регистра 9, последовательно меняя его состояние. При получении нового несовпадения на выходе элемента И 26 появляется импульс, переводящий триггер 28 в нулевое состояние, а триггер 29 в единичное состояние, т.е. запрещающий потен- циал снова подается на управляющий вход дешифратора 8 и снимается с управляющего входа дешифратора 7. Далее возможно два варианта: либо в этой группе нет больше датчиков, изменивших свое состояние, либо они есть. На временной диаграмме изображен второй.вариант. При появлении единичного потенциала с вь1хода триггера 29 схема сравнения вьщает нулевой потенциал, поэтому на выходе элемента И 27 формируется импульс, возвращающий задним фронтом триггер 29 в исходное нулевое состоя ние. Одновременно этот импульс через элемент ИЛИ 31 поступает на счетный вход регистра 9. Далее распределитель 6 работает аналогично до тех пор, пока при нахождении триггера 29 в единичном состоянии блок 10 сравнения выдает единичный потенциал. Импульс через элемент И 23 в этом случае изменяет состояние регистра 4 и производит обнуление регистра 9 и одновременно запускает формирова- тель 32, выходной импульс которого устанавливает триггеры 28 и 29 в исходные состояния. Таким образом устройство переходит к поиску группы датчиков с измененными соетояннями. Необходимо отметить, что ситуация изображенная на временной диаграмме, встречается практически весьма редко так как устройство предназначено для тех случаев,. когда срабатьшание дат чиков происходит достаточно редко. Поэтому в среднем время поиска одного датчика достаточно мало. В момент нормирования кода датчика, изменивЕ1его свое состояние в регистрах 4 и 9, импульс с выхода элемента И 26, поступая на входы блоков 5, открывает их, и информация с выхода блока 16, а также код датчика поступают на выход устройства. Предлагаемое устройство позволяет считывать информацию с двухпозиционных датчиков, но имеет повышенное быстродействие по сравнению с известным. Приме р. Пусть к устройству подключено 256 датчиков. В известном устройстве для полной проверки всех датчиков за счет последовательного опроса необходимо не менее 256 тактов, если считать, что за один такт происходит контроль одного датчика, В предлагаемом устройстве при организации 16x16, т.е. когда к каждому из 16 коммутаторов подключено 16 датчиков, для контроля всех датчиков потребуется всего 16 тактов. Поиск датчика, изменившего свое состояние в данной группе, не превысит также 16 тактов. Поэтому общее время нахождения датчика, изменившего свое состо; ние, не превышает 32 такта, что значительно меньше, чем у известного устройства; п ц SvTT fc ./

2J

Jli m

2-5 ГЪ

К 5йоку16

К блоку

W

Кдлоку 8

Однуление

) К Блоки

Счет С г

к 5поку5

Н блоку 7