Частотный модулятор Советский патент 1985 года по МПК H04L27/12 

I

Oi О О1

оо со

Изобретение относится к технике передачи данных и может использоваться для передачи цифровой информации в системах автоматики и телемеханики.

Известен частотный модулятор, содержащий последовательно соединенные опорный генератор, делитель частоты и формирователь тактовых импульсов, формирователь сигнала начальной установки, два формирователя адресных сигналов, выходы которых соединены с входами коммутаторов, три преобразователя кодов, выходы которых подключены к постоянному запоминающему блоку 1.

Однако известный частотный модулятор очень и ненадежен.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому являетсй частотный модулятор, содержащий формирователь квазисинусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора 2.

Однако этот частотный модулятор сложен.

Цель изобретения - упрощение путем исключения делителя частоты, сумматора по модулю, два, регистр сдвига и дещифратора.

Цель достигается тем, что в частотный модулятор, содержащий формирователь квазисинусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора, введены двоичный счетчик, два коммутатора и реверсивный счетчик, выходы которого подключены к сигнальным входам формирователя квазисинусоидального сигнала, второй выход которого подключен к входу двоичного счетчика, выходы которого соединены с управляющими входами первого коммутатора, выходы которого подключены к входам реверсивного счетчика, и с управляющим входом второго коммутатора, выход которого подключен к управляющему входу формирователя квазисинусоидального сигнала, разрещающий вход которого является разрешающим входом частотного модулятора, опорными входами которого являются сигнальные входы второго коммутатора, при этом выход формирователя характеристических частот подключен к сигнальному входу первого коммутатора.

На. чертеже представлена структурная электрическая схема предложенного частотного модулятора.

Частотный модулятор содержит задающий генератор 1, формирователь 2 характеристических частот, первый коммутатор 3, реверсивный счетчик 4, двоичный счетчик 5, второй коммутатор 6, формирователь 7 квазисинусоидального сигйала.

Частотный модулятор работает следующим образом.

С задающего генератора 1 последовательность импульсов поступает на первый вход формирователя 2 характеристических частот, второй вход которого является информационным, где формируются импульсные последовательности с частотами повторения, большими частот в канале связи, соответствующих логическим «О и «1.

С выхода формирователя 2 последовательность импульсов поступает на первый вход первого коммутатора 3, который управляется парафазным сигналом, снимаемым с выходов двоичного счетчика 5, поступающим на второй и третий входы первого коммутатора 3. В случае, когда двоичный счетчик 5 находится в состоянии логического «О, последовательность импульсов коммутируется на суммирующий вход реверсивного счетчика 4, когда двоичный счетчик 5 находится в состоянии логической «1 - на вычитающий вход реверсивного счетчика 4.

Выходной п-разрядный сигнал реверсявного счетчика 4 является кодом адреса формирователя 7 квазисинусоидального сигнала, выполненного в виде постоянного запоминающего блока, с которым последовательно соединены цифроаналоговый преобразователь и операционный усилитель (не показаны) . В формирователе 7 запрограммированы N значений синусоидального сигнала через равные промежутки изменения аргумента на интервале . Формат выходного слова формирователя 7 состоит из М информационных разрядов, поступающих на выход частотного модулятора и одного управляющего разряда, который поступает на счетный вход двоичного счетчика 5 и программируется только для двух адресов формирователя 7 (0...0 и 1...1). Таким образом, двоичный счетчик 5 переходит в противоположное состояние как только адрес формирователя 7 становится равным 0...О или 1...1. Выходной сигнал двоичного счетчика 5 поступает на первый вход второго коммутатора 6, на опорные входы которого подключены опорные напряжения ±Uon . Второй коммутатор 6 переключает полярность, опорного напряжения на своем соответствующем входе, обеспечивая при этом воспроизведение синусоидального сигнала на интервале изменения аргумента , 2 ff.

Полярность опорного напряжения всегда меняется при нулевом значении синусоидаль3 1160589. д

ного сигнала. Если время переходных про-напряжения расширяет динамический диапацессов, вызванных коммутацией опорногозон выходного напряжения,

напряжения, не превышает периода следо-Таким образом, путем исключения деливания счетных импульсов на входе реверсив-теля частоты, сумматора по модулю два,

ного Счетчика 4, то коммутация практиче-j регистра сдвига и дешифратора достигаски не приводит к увеличению внеполосовых ется значительное упрощение .частотного

помех. Кроме того, коммутация опорногомодулятора.

ЧАСТОТНЫЙ МОДУЛЯТОР, содержащий формирователь квазисинусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора, отличающийся тем, что, с целью его, упрощения путем исключения делителя частоты, сумматора по модулю два, регистра сдвига и дещифратора, в него введены двоичный счетчик, два коммутатора и реверсивный счетчик, выходы которого подключены к сигнальным входам формирователя квазисинусоидального сигнала, второй выход которого подключен к входу двоичного счетчика, выходы которого соединены с управляющими входами первого коммутатора, выходы которого подключены к. входам реверсивного счетчика, и с управляющим входом второго коммутатора, выход которого подключен к управляющему входу формирователя квазисинусои-дального сигнала, разрещающий вход которого является § разрещающим входом частотного модулятора, опорными входами которого явля(Л ются сигнальные входы второго коммутатора, при этом выход формирователя характеристических частот подключен к сигнальному входу первого коммутатора.